학지사 뉴논문

정확도순

최신순

등재순

발행기간

전체
최근 1년
최근 3년
직접입력

적용하기

본문검색

포함

제외

10개씩

351.

소프트웨어 라디오 수신기의 구현을 위한 효율적인 Programmable Down Converter 설계

곽승현, 김재석, Gwak. Seung-Hyeon, Kim. Jae-Seok 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SP, 신호처리 10 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SP, 신호처리 2002, Vol.39 No.1 87-96 (10 pages)

곽승현, 김재석, Gwak. Seung-Hyeon, Kim. Jae-Seok 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
및 halfband 필터, 프로그램 가능한 FIR 필터로 이루어져 있다. 새롭게 제안된 구조는 보상필터를 사용하여 CIC 필터의 통과대역 주파수 감쇠를 보완하고 aliasing억제 능력을 높여, CIC 필터에서 더욱 많은 데시메이션을 담당하도록 설계되었다. 또한 CIC의 보상필터로 인해 cascaded comb 및 modified halfband 필터를 사용 가능토록 하였다. 이러한 구조는 곱셈기가 필요 없기 때문에 연산량을 줄일 수 있고, FIR 필터의 계수를 줄일 수 있다. 실제 구현에서는 기존의 해리스사의 하드웨어에 비해, 곱셈 연산시 연산자 개수는 약 20%,...
352.

Common Subexpression Elimination 회로의 부호 확장 제거

김용은, 정진균, 이문호, Kim. Yong-Eun, Chung. Jin-Gyun, Lee. Moon-Ho 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 6 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2008, Vol.45 No.9 65-70 (6 pages)

김용은, 정진균, 이문호, Kim. Yong-Eun, Chung. Jin-Gyun, Lee. Moon-Ho 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
FIR 필터에서 곱셈기는 대부분의 면적을 차지한다. FIR 필터의 설계시 개별적인 곱셈기 대신 Common Subexpression Elimination(CSE) 알고리즘을 이용하여 덧셈만으로 곱셈기를 구현할 수 있다. CSE방식은 곱셈을 이용하지 않기 때문에 보다 작은 면적으로 필터를 구현할 수 있으나 덧셈에서 발생하는 캐리의 긴 전파 시간으로 인하여 필터 연산시간이 길어지는 단점이 있다. 특히 더해지는 항의 쉬프트가 클수록 부호 확장이 많아지며 부호확장에 의해 덧셈의 면적이 커지고 계산 시간이 길어진다. 본 논문에서는 CSE 알고리즘에서 부호...
353.

변수그룹을 이용한 효율적인 연산기 설계

김용은, 정진균, Kim. Yong-Eun, Chung. Jin-Gyun 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 6 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2008, Vol.45 No.1 37-42 (6 pages)

김용은, 정진균, Kim. Yong-Eun, Chung. Jin-Gyun 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
본 논문에서는 곱셈기나 필터 등에서 연산을 위해 부분곱을 더할 때 더해질 변수를 그룹화하여 연산기를 설계하는 방법을 제시한다. 제안한 그룹화 알고리즘을 사용하면 기존의 full adder cell이 간단한 로직회로로 대치되고 이에 따라 면적, 전력소모, 속도면에서 효율적인 디자인이 가능하다. 제안한 방법을 7bit, 8bit 제곱기 및 FIR 필터에 사용되는 precomputer 블록에 적용한 결과 기존의 방법 보다 면적, 전력소모, 속도에서 각각 {22.1%, 20.1%, 14%}, {24.7%, 24.4%, 6.7%}, {63.6%, 34.4%, 9.8%} 의 이득 있음을 보인다.
354.

시그마-델타 A/D 컨버터용 디지털 데시메이션 필터 설계

변산호, 류성영, 최영길, 노형동, 남현석, 노정진, Byun. San-Ho, Ryu. Seong-Young, Choi. Young-Kil, Roh. Hyung-Dong, Nam. Hyun-Seok, Roh. Jeong-Jin 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 12 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2007, Vol.44 No.2 34-45 (12 pages)

변산호, 류성영, 최영길, 노형동, 남현석, 노정진, Byun. San-Ho, Ryu. Seong-Young, Choi. Young-Kil, Roh. Hyung-Dong, Nam. Hyun-Seok, Roh. Jeong-Jin 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
half-band FIR filter로 이루어져 있다. FIR필터에서 곱셈연산의 복잡성을 줄이고 면적을 최소화하기 위해 계수를 CSD(canonical signed digit) 코드로 표현하여 사용하였다. 곱셈 연산은 일반 곱셈기 없이 쉬프트 와 덧셈방식을 이용하여 구현되었다. 3단 데시메이션 필터는 $0.25-{mu}m$ CMOS 공정으로 제작되었고, 필터의 면적은 $1.36mm^2$ 이며 2.8224 MHz의 클럭 주파수에서 4.4 mW의 파워소모를 보였다. 측정 결과 높은 신호대 잡음 비(SNR)를 요구하는 디지털 오디오용 데시메이션(decimation) 필터의 사양을 충분히 만족시키고...
355.

비트 수준 슈퍼 시스톨릭 어레이의 설계

이재진, 송기용, Lee. Jae-Jin, Song. Gi-Yong 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 8 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2005, Vol.42 No.12 45-52 (8 pages)

이재진, 송기용, Lee. Jae-Jin, Song. Gi-Yong 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
시스톨릭 FIR 필터에 대하여 기술한다. 먼저 정규순환방정식으로 표현된 알고리즘으로부터 워드 수준 시스톨릭 어레이를 유도한 후 유도된 워드 수준 시스톨릭 어레이를 슈퍼 시스톨릭 어레이로 변환한다. 위의 과정으로 유도된 비트 수준 슈퍼 시스톨릭 어레이를 RT 수준에서 VHDL로 모델링 하여 동작을 검증하였으며, Hynix에서 제공되는 $0.35{mu}m$셀 라이브러리를 사용하여 합성하였다. 본 논문에서 제안하는 비트 수준 슈퍼 시스톨릭 어레이는 워드 수준 시스톨릭 어레이 디자인에 비해 면적은 물론 성능측면에서 이점을 가진다.
356.

저전력 설계를 위한 전달된 Booth 곱셈기 구조

이광현, 박종석, Lee. Kwang-Hyun, Park. Chong-Suck 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 11 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2000, Vol.37 No.9 55-65 (11 pages)

이광현, 박종석, Lee. Kwang-Hyun, Park. Chong-Suck 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
응용될 수 있는 저전력 곱셈기를 제안하다. 많은 DSP 러풀리케이션에서 곱셈기의 모든 출력을 사용하는 것이 아니라, 그중 상위 비트만을 취해서 사용한다. Kidambi는 이런 개념에 기본하며 절단된 곱셈기를 제안하였다. 본 논문에서는 이 개념을 실제로 사용이 가능한 Booth 곱셈기에 적용한다. 이전 논문에서는 고려하지 않은 0 입력에 대한 0 출력을 보장하였다. 그리고, 비트수 확장법을 제안하여 더욱더 오차를 감소시켰다. 그리고, 이 필터를 FIR 필터 설계에 적용하여 더욱 효율적으로 회로를 구성할 수 있음을 확인하였다.
357.

GPS 수신기 간섭 제거를 위한 적응 IIR 노치 필터 설계

임덕원, 이건우, 박찬식, 황동환, 이상정, Lim. Deok-Won, Lee. Geon-Woo, Park. Chan-Sik, Hwang. Dong-Hwan, Lee. Sang-Jeong 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 6 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2007, Vol.44 No.3 58-63 (6 pages)

임덕원, 이건우, 박찬식, 황동환, 이상정, Lim. Deok-Won, Lee. Geon-Woo, Park. Chan-Sik, Hwang. Dong-Hwan, Lee. Sang-Jeong 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
기법으로 널리 사용되고 있다. 그러나 ATF는 노치 폭과 관련된 설계 변수가 없어서 간섭을 제거하더라도 주변 주파수에 스펙트럼 손실을 가져온다. 반면 IIR 노치 필터는 노치 폭과 관련된 설계 변수가 있어서 CW 간섭에 대하여 매우 예리한 노치를 생성할 수 있으므로 스펙트럼 손실을 줄일 수 있다. 본 논문에서는 적응 알고리즘을 적용할 수 있는 구조의 IIR 노치 필터를 제시하고, 소프트웨어 신호발생기와 실제 측정치를 이용하여 성능을 평가하였으며, IIR 필터의 SNR 손실이 FiR 필터에 비하여 5dB 정도 작은 것을 확인하였다.
358.

다중밴드 이득 보정기능을 갖는 디지털 청력보정회로 설계

최원철, 이제훈, 김영주, 조경록, Choi. Won-Chul, Lee. Je-Hoon, Kim. Young-Ju, Cho. Kyoung-Rok 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 14 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2004, Vol.41 No.1 41-54 (14 pages)

최원철, 이제훈, 김영주, 조경록, Choi. Won-Chul, Lee. Je-Hoon, Kim. Young-Ju, Cho. Kyoung-Rok 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
난청자의 비선형적으로 변하는 가청 한계값을 보상하는 청력보정회로를 제안한다. 제안된 청력 보정 회로는 주파수 대역에서 직접 보상하기 위해 FFT와 IFFT 프로세서를 사용하고, 회로크기를 줄이기 위해 입력신호 크기 제어 방식을 사용한다. 제안된 청력보정 회로는 기존의 FIR필터 구조가 적용된 청력보정 회로보다 다중밴드 이득 보정이 가능하기 때문에 주파수 보정능력이 감음신경성 난청자에 대해 약 $15\%$이상 향상된 결과를 나타낸다. 입력신호 제어방식 적용으로 입출력 비트가 제한되지 않은 프로세서보다 하드웨어 크기는...
359.

영상처리를 위한 웨이브렛 변환 디지털 필터의 설계

김윤홍, 전경일, 방기천, 이우순, 박인정, 이강현, Kim. Yun-Hong, Jeon. Gyeong-Il, Bang. Gi-Cheon, Lee. U-Sun, Park. In-Jeong, Lee. Gang-Hyeon 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. CI, 컴퓨터 11 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. CI, 컴퓨터 2000, Vol.37 No.3 45-55 (11 pages)

김윤홍, 전경일, 방기천, 이우순, 박인정, 이강현, Kim. Yun-Hong, Jeon. Gyeong-Il, Bang. Gi-Cheon, Lee. U-Sun, Park. In-Jeong, Lee. Gang-Hyeon 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
뱅크 피라미드 알고리즘을 이용하고 각각의 필터는 FIR 필터로 구현하였다. 그리고 메모리 제어기를 하드웨어로 구현하여 DWT 계산이 수행되므로 단순한 파라미터 입력만으로 영상 데이터의 다중해상도 분해를 효율적으로 처리할 수 있었다. 본 논문에서의 영상처리 결과는 FPGA의 하드웨어적 제한으로 인한 11bit의 가수처리 때문에, 512×512 흑 백영상에 대하여 33㏈의 PSNR이 나타났다. 그리고 QMF(Quadrature Mirror Filter)의 특성을 이용하여 DWT(Discrete Wavelet Transform) 계산에 필요한 승산기의 수를 절반으로 줄임으로써...
360.

다중 디지털 단측파대 변조기와 TDM/FDM 변환 장치에 관한 연구

박종연, 박의열 대한전자공학회 電子工學會誌 10 Pages

대한전자공학회 電子工學會誌 1983, Vol.20 No.1 27-36 (10 pages)

박종연, 박의열 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
필터(P. V. 디지탈 필터)와 Multiplexing Weaver 변조기를 이용하여 구성한 12-channel의 TDM/FDM 변환 장치를 제안하였다. 일반적으로 Weaver변조기를 이용한 12-channel의 TDM/FDM 변환장치는 24개의 인터포레이팅 FIR(finite impulse response) 디지탈 필터와 24개의 정현파 발진기가 필요하지만 본 연구에서 제안한 12-channel의 TDM/FDM 변환장치는 한 개의 P. V. 디지탈 필터와 12개의 정현파 발진기가 필요하다. 그 결과로 변환 장치가 단순하여지고 계산 시간이 현저하게 감소하였다. 제안된 시스템은 전산기에 의한 시뮬레이션...

한주간 이슈검색어