본 논문은 이상적인 균일한 무손실 유전체를 갖는 일반적인 3차원 연결선 구조에서의 커패시턴스 추출 시, 널리 사용되는 일차 대조법(First-order collocation) 외에 고차 구적법을 결합하여 사용함으로써 정확성을 제고하고, 반복적 행렬-벡터의 곱을 효율적으로 수행하기 위한 알고리즘을 제안한다. 제안된 기법은 연결선에서 전기적 성질이 집중되어 있는 코너나 비아를 포함한 경우에 일차 대조법 대신에 구적법을 이용하여 고차로 근사함으로써 정확성을 보장한다. 또한, 이 기법은 경계 요소 기법에서 행렬의 대부분이 수치적으로 저차 계수(low rank)를 이룬다는 회로상의 전자기적 성질을 이용하여 모형차수를 축소함으로써 효율성을 증진한다. 이 기법은 SVD(Singular Value Decomposition)에 기반한 저차 계수 행렬 축소 기법과 신속한 행렬의 곱셈 연산을 위한 Krylov-subspace 차수 축소 기법인 Gram-Schmidt 알고리즘을 도입함으로써 효율적인 연산을 수행할 수 있다. 제안된 방법은 허용 오차 범위 내에서 효율적으로 행렬-벡터의 곱셈을 수행하며, 이를 기존의 연구에서 제시된 기법과의 성능 평가를 통하여 보인다.
This paper proposes an algorithm for the capacitance extraction of general 3-dimensional conductors in an ideal uniform dielectric that uses a high-order quadrature approximation method combined with the typical first-order collocation method to enhance the accuracy and adopts an efficient matrix-vector product algorithm for the model-order reduction to achieve efficiency. The proposed method enhances the accuracy using the quadrature method for interconnects containing corners and vias that concentrate the charge density. It also achieves the efficiency by reducing the model order using the fact that large parts of system matrices are of numerically low rank. This technique combines an SVD-based algorithm for the compression of rank-deficient matrices and Gram-Schmidt algorithm of a Krylov-subspace iterative technique for the rapid multiplication of matrices. It is shown through the performance evaluation procedure that the combination of these two techniques leads to a more efficient algorithm than Gaussian elimination or other standard iterative schemes within a given error tolerance.
