학지사 뉴논문

정확도순

최신순

등재순

발행기간

전체
최근 1년
최근 3년
직접입력

적용하기

본문검색

포함

제외

10개씩

151.

Deep Submicron CMOS ASIC에서 다중 구동 게이트를 갖는 배선회로 해석 기법

조경순, 변영기, Cho. Kyeong-Soon, Byun. Young-Ki 대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 10 Pages

대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 1999, No.0 59-68 (10 pages)

조경순, 변영기, Cho. Kyeong-Soon, Byun. Young-Ki 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
이 효과를 반영하여 이차원 테이블 모델과 AWE 기법을 사용하여야 한다. 배선을 구동하는 게이트가 한 개라는 가정 하에서 유효 커패시턴스와 게이트 구동 모델을 통하여 상호 작용을 고려하는 기법이 제안된 바 있다. 본 논문은 이를 확장하여 병렬로 연결된 여러 개의 CMOS 게이트가 동시에 배선을 구동하는 경우를 다룰 수 있는 기법을 제시하고 있다. 이 기법을 C 프로그램으로 구현하여 CMOS ASIC 제품에 적용한 결과 , 게이트와 배선의 지연 시간을 SPICE와 비교하여 수 십 배 이상 빠른 속도와 수 % 이내의 오차로 분석하였다.
152.

MOSFET 특성에 기초한 CMOS 디지털 게이트의 최대소모전력 예측모델

김동욱, 정병권, Kim. Dong-Wook, Jung. Byung-Kweon 대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 12 Pages

대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 1999, No.0 54-65 (12 pages)

김동욱, 정병권, Kim. Dong-Wook, Jung. Byung-Kweon 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
다입력 CMOS 게이트를 CMOS 인버터로 변환하는 모델을 제안하여, 변환모델로 변환된 결과를 인버터의 최대소모전력 예측모델에 적용하는 방법을 택함으로서 일반적인 CMOS 게이트에 적용할 수 있도록 하였다. 제안된 모델을 $0.6{mu}m$ 설계규칙으로 설계한 회로의 HSPICE 시뮬레이션 결과와 비교한 결과, 게이트 변환모델은 SPICE와 5%이내의 상대오차율을 보였으며, 최대소모전력 예측모델은 10% 이내의 상대오차율을 보여 충분히 정확한 모델임을 입증하였다. 또한 제안된 모델에 의한 계산시간이 SPICE 시뮬레이션보다 30배...
153.

VLSI 회로연결선의 효율적 해석을 위한 거시 모형

배종흠, 김석윤 대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 14 Pages

대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 1999, No.0 13-26 (14 pages)

배종흠, 김석윤 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
RC-class 회로 모형은 모형 차수 축소 기법을 통하여 효율적으로 해석될 수 있다. RLC-class 회로 모형은 주어진 허용 모형화 오차 및 전기 변수에 따라 ILC(Iterative Ladder Circuit) 거시 모형, MC(Method of Characteristics)거시 모형 및 상태 기반 컨벌루션(comvolution) 방법 중에서 최적인 모형을 선정하게 된다. 본 논문은 SPICE류의 범용 회로 시뮬레이션 앨고리즘을 가정할 때, 세부 모형들의 시뮬레이션 비용을 감안하고서 최적 모형을 찾는 영역 구성도를 제시한다. 본 논문에서 제시하는 거시모형화 방법은 회로의 수동성을...
154.

전류 적분기를 이용한 2V CMOS 연속시간 필터 설계

안정철, 유영규, 최석우, 윤창헌, 김동용 대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 9 Pages

대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 1998, No.0 64-72 (9 pages)

안정철, 유영규, 최석우, 윤창헌, 김동용 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
출력 저항이 증가하여 출력 전류의 오차가 감소하였다. 설계된 무손실, 유손실 전류 적분기를 이용한 설계 예로 3차 버터워스 저역통과 필터를 개구리도약형으로 구현하였다. 필터 구현시 무손실 전류 적분기의 위상 추이 때문에 발생하는 차단주파수 부근에서의 크기 특성 왜곡을 predistortion 설계법을 이용하여 감소시켰다. 설계된 전류모드 필터를 0.8㎛ CMOS n-well 공정 파라미터를 이용하여 SPICE 시뮬레이션한 결과 단일 2V 공급 전압에서 차단주파수는 20MHz, 전력소모는 615㎼를 갖는다. 또한 필터의 차단주파수는 DC 바이어스...
155.

계층적인 구조를 갖는 고속 병렬 곱셈기

진용선, 정정화 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TE, 전문기술교육 10 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TE, 전문기술교육 2000, Vol.37 No.3 6-15 (10 pages)

진용선, 정정화 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
영향을 받는다. 따라서, 본 논문에서는 일반적인 CSA 덧셈기 회로보다 전달 지연시간을 감소시킨 고속 4-2 compressor와 6-2 compressor 회로를 제안한다. 또한, 제안하는 compressor를 사용하여 16×16 병렬곱셈기의 처리속도를 향상시키며 규칙적인 레이아웃을 할 수 있는 계층적 곱셈기 구조를 제안한다. 제안하는 4-2 compressor 회로를 SPICE 시뮬레이션 한 결과 기존의 4-2 compressor 회로에 비하여 전달지연 시간을 14% 감소시킬 수 있었다. 한편 제안하는 4-2 compressor와 6-2 compressor를 사용하여 16×16 비트 병렬곱셈기를...
156.

멤리스터의 모델링과 연상메모리(M_CAM) 회로 설계

강순구, 김두환, 이상진, 조경록, Kang. Soon-Ku, Kim. Doo-Hwan, Lee. Sang-Jin, Cho. Kyoung-Rok 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 9 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2011, Vol.48 No.7 1-9 (9 pages)

강순구, 김두환, 이상진, 조경록, Kang. Soon-Ku, Kim. Doo-Hwan, Lee. Sang-Jin, Cho. Kyoung-Rok 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
레지스터의 합성어로 흐른 전하량에 따라 저항이 스스로 변하고 전원이 끊긴 상태에서도 저항 상태가 기억되는 특수한 메모리 소자이다. 본 논문에서는 차세대 메모리소자로 주목받고 있는 멤리스터를 모델링하고 SPICE 시뮬레이션을 위한 behavior모델을 제시한다. 그리고 제안된 모델을 바탕으로 멤리스터 기반의 M_CAM(Memristor MOS content addressable memory)을 설계하였다. 제안된 M_CAM은 기존의 CAM에 비해서 단위 셀 면적과 평균 전력소모가 각각 40%, 96% 감소하였다. 칩은 0.13${mu}m$ CMOS 공정에서 공급전압이 1.2V를...
157.

Low Power Digital Logic Gate Circuits Based on N-Channel Oxide TFTs

임도, 박기찬, 오환술, Ren. Tao, Park. Kee-Chan, Oh. Hwan-Sool 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 6 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2011, Vol.48 No.3 1-6 (6 pages)

임도, 박기찬, 오환술, Ren. Tao, Park. Kee-Chan, Oh. Hwan-Sool 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
이하 TFT)만을 이용한 저소비전력 inverter, NAND, NOR의 논리 게이트 회로를 제안한다. 제안된 회로는 asymmetric feed-through와 bootstrapping을 이용해서 pull-up, pull-down 스위치가 동시에 켜지지 않도록 설계하였다. 그 결과로 출력신호 전압 범위가 입력신호 전압과 동일하고 정전류가 흐르지 않는다. 인버터는 5 개의 TFT와 2 개의 capacitor로, NAND 및 NOR 게이트는 각각 10 개의 TFT와 4 개의 capacitor로 구성된다. 산화물 TFT 모델을 사용하여 SPICE 시뮬레이션을 수행하여 제안된 회로의 동작을 성공적으로 검증하였다.
158.

저전압에서 다결정 실리콘 TFT의 불균일한 특성을 보상한 새로운 AMOLED 구동회로

김나영, 이문석, Kim. Na-Young, Yi. Moon-Suk 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 5 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2009, Vol.46 No.8 1-5 (5 pages)

김나영, 이문석, Kim. Na-Young, Yi. Moon-Suk 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
저장 콘덴서로 구성되어 있으며, SPICE 시뮬레이션을 통해 구동회로의 동작을 검증하였다. 시뮬레이션 결과 5V정도의 낮은 구동 전압($V_{DD}$)에서 제안한 화소 구동회로의 OLED 출력 전류는 0.8%정도의 오차를 갖는 반면 기본적인 구동회로의 경우 약20%정도의 오차를 갖는 것을 확인할 수 있었다. 본 논문에서 제안한 화소 구동회로는 OLED의 전류를 결정하는 driving TFT의 threshold voltage 변화에 따른 전류의 변화를 성공적으로 보상하였고, 안정화된 전류를 OLED를 흘려주어 기본적인 화소 회로가 가지고 있던 불균일화의 문제를...
159.

SOC 응용을 위한 효율적인 8비트 CMOS AD 변환기 설계

권승탁, Kwon. Seung-Tag 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 7 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2008, Vol.45 No.12 22-28 (7 pages)

권승탁, Kwon. Seung-Tag 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
정한다. 입력신호의 예측은 전압예측기에 의하여 가능하다. 4비트 해상도를 가진 경우 수정된 플래시 AD 변환기는 단지 6개의 비교기가 필요하다. 그러므로 8비트 AD 변환기는 12개의 비교기와 32개의 저항을 사용한다. 이 AD 변환기의 변환속도는 기존의 플래시 AD 변환기와 거의 같지만 비교기와 저항의 수가 줄어들기 때문에 다이의 면적의 소모를 현저하게 줄일 수 있다. 이것은 반 플래시 AD 변환기보다 더 적은 비교기를 사용한다, 본 논문에서 구현한 회로들은 LT SPICE 컴퓨터 소프트웨어 툴을 이용하여 시뮬레이션 하였다.
160.

고주파 응용을 위한 AB급 바이폴라 선형 트랜스컨덕터들의 설계

정원섭, 손상희, Chung. Won-Sup, Son. Sang-Hee 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 7 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2007, Vol.44 No.8 1-7 (7 pages)

정원섭, 손상희, Chung. Won-Sup, Son. Sang-Hee 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
전압 폴로워, 저항기, 그리고 전류 폴로워로 구성된다. 폴로워 회로들은 트랜스리니어 셀들로 실현되기도 하고, 단위-이득 버퍼들로 실현되기도 한다. 제안된 트랜스컨덕터들은 8 GHz 바이폴라 트랜지스터-어레이 파라미터를 이용하여 SPICE 시뮬레이션 되었다. 시뮬레이션 결과는, 트랜스리니어 셀들을 이용한 트랜스컨덕터가 단위-이득 버퍼들을 이용한 그것보다 더 좋은 선형성을 가지는데 반해, 후자는 전자보다 더 좋은 온도 특성과 더 높은 입력 저항을 가진다는 것을 보여준다. 제안된 트랜스컨덕터들의 실용성을 검증하기 위하여,...

한주간 이슈검색어