자료유형
등재정보
발행기관
- 대한전자공학회(19)
- 전력전자학회(5)
- 한국통신학회(5)
- 한국전자파학회(4)
- 한국정보통신학회(4)
- 한국전기전자학회(3)
- 대한전기학회(2)
- 한국해양정보통신학회(2)
- 인문사회과학기술융합학회(1)
- 한국광학회(1)
- 한국군사과학기술학회(1)
- 한국정보처리학회(1)
간행물
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SD, 반도체(8)
- JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE(4)
- 전력전자학회 논문지(4)
- 한국전자파학회논문지(4)
- 한국정보통신학회논문지(4)
- 전기전자학회논문지(3)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. TC, 통신(3)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SC, 시스템 및 제어(2)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. TE, 전문기술교육(2)
- 한국통신학회논문지. THE JOURNAL OF KOREA INFORMATION AND COMMUNICATIONS SOCIETY. 무선통신(2)
- 한국해양정보통신학회논문지(2)
- JOURNAL OF ELECTRICAL ENGINEERING & TECHNOLOGY(1)
- JOURNAL OF POWER ELECTRONICS : JPE(1)
- 예술인문사회융합멀티미디어논문지(1)
- 전기학회논문지= THE TRANSACTIONS OF THE KOREAN INSTITUTE OF ELECTRICAL ENGINEERS(1)
- 정보와 통신 : 한국통신학회지(1)
- 정보처리학회논문지. THE KIPS TRANSACTIONS. PART C PART C(1)
- 한국광학회지(1)
- 한국군사과학기술학회지(1)
- 한국통신학회논문지. THE JOURNAL OF KOREA INFORMATION AND COMMUNICATIONS SOCIETY. 네트워크 및 서비스(1)
- 한국통신학회논문지. THE JOURNAL OF KOREA INFORMATION AND COMMUNICATIONS SOCIETY. 통신이론 및 시스템(1)
전체 선택해제
총 48건 검색
본문검색 결과만 보기
-
DFT 알고리즘을 이용한 PLL의 순시 추종
김윤서, 양오, Kim. Youn-Seo, Yang. Oh 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 8 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2008, Vol.45 No.6 141-148 (8 pages)
계통의 위상 정보가 필요하다. 본 논문에서는 계통 연계형 태양광 발전 시스템에서의 위상 동기화 방법으로 원하는 기준 신호의 주파수를 구하여 동기신호로 사용하고, DFT(Discrete Fourier Transform) 알고리즘을 이용하여 기준 신호와의 위상차를 구하여 위상차만큼 보상하는 PLL(Phase Locked Loop)의 순시 추종방법을 제안하였다. 또한 DFT 연산에 사용되는 한주기 값들을 샘플링 할때마다 보정 위상 값을 구하는 방법과 특정 주파수의 기준신호에 대한 주파수 및 위상 추종뿐만 아니라 다양한 주파수 신호에 대한 주파수 및 위상을... -
동위상 클럭라인을 이용한 멀티칩 시스템 클럭 신호 분배 및 동기화 기법
허강인, 김성진, 김현수, 문 규 인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 8 Pages
인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 2016, 제 6권 제 11호 53 577-584 (8 pages)
-
자기잡음제거 전압제어발진기 이용한 위상고정루프
최영식, 오정대, 최혁환, Choi. Young-Shig, Oh. Jung-Dae, Choi. Hyek-Hwan 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TC, 통신 6 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TC, 통신 2010, Vol.47 No.8 47-52 (6 pages)
본 논문에서는 기존의 위상고정루프에서 가장 큰 잡음의 원천인 전압제어발진기를 새로운 구조의 자기잡음제거 전압제어발진기(Self-noise suppressing voltage controlled oscillator)로 대체하여 위상고정루프 잡음 특성을 향상시킨 위상고정루프(Phase Locked Loop)를 제안 하였다. 제안한 구조의 전달함수는 기존의 구조의 전달함수와 달리 대역폭 근처에서 최대 25dB 작은 값을 가진다. 회로는 1.8V $0.18{mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하고 회로의 동작을 검증하였다. -
동기신호 최적화 기법을 통한 고품위급 모니터의 디지털 신호처리회로 구현
천성렬, 김익환, 이호근, 하영호 한국통신학회 한국통신학회논문지. The Journal of Korea Information and Communications Society. 통신이론 및 시스템 9 Pages
한국통신학회 한국통신학회논문지. The Journal of Korea Information and Communications Society. 통신이론 및 시스템 2003, Vol.28 1152-1160 (9 pages)
Digital Convertor)와 VDP(Video Display Processor)로부터 발생하는 내부 디지털 PLL(Phase-locked Loop)의 낮은 성능과 IC의 내부 편차문제, 모듈간의 상이한 전압 차이 때문에, 다양한 입력 신호에서 안정된 동기신호 처리를 할 수 없는 문제가 있었다. 이를 해결하기 위해서 다양한 해상도의 신호 입력으로부터 동기 신호들의 규칙성을 이용하여 동기 신호를 관리하면서 시스템의 간섭을 최소화하는 동기신호 최적화 기법을 제안하였다. 제안한 방법을 적용한 결과 다양한 해상도에서 안정적으로 동기신호를 처리함으로써 여러 모드의... -
스퍼의 크기를 줄이기 위해 VCO 주기마다 전하가 전달되는 구조의 Feedforward 루프필터를 가진 위상고정루프
최혁환, Choi. Hyek-Hwan 한국정보통신학회 한국정보통신학회논문지 8 Pages
한국정보통신학회 한국정보통신학회논문지 2013, Vol.17 No.10 2387-2394 (8 pages)
이 논문에서는 스퍼의 크기를 줄이기 위해 전압제어발진기(VCO)의 주기마다 전하가 전달되는 새로운 루프필터의 구조를 제안하였다. 일반적인 위상고정루프의 루프필터는 저항과 커패시터를 포함하고 있다. 제안한 루프필터는 커패시터와 스위치만으로도 안정적으로 동작한다. 회로는 1.8V $0.18{mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하였고 회로의 동작을 검증하였다. -
저항 역할을 하는 전하펌프와 하나의 커패시터로 구성된 루프 필터를 가진 위상고정루프
박종윤, 최혁환, Park. Jong-Youn, Choi. Hyek-Hwan 한국정보통신학회 한국정보통신학회논문지 8 Pages
한국정보통신학회 한국정보통신학회논문지 2012, Vol.16 No.11 2495-2502 (8 pages)
이 논문은 전하펌프를 추가하여 루프필터에서 공정에 따라 값이 크게 변하는 저항을 없앤 새로운 구조의 위상고정루프를 보여준다. 두 번째 전하펌프가 기존의 루프 필터 저항 역할을 하도록 하였다. 두 개의 전하펌프 출력은 공정 변화에 같은 방향으로 움직이므로 위상고정루프의 동작이 공정 변화 영향을 적게 받게 된다. 공정 조건(SS/TT/FF)에 따른 시뮬레이션 결과는 제안된 구조가 공정 변화에 무관하게 동작함을 보여주고 있다. 제안된 구조는 1.8V $0.18{mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을... -
622Mbps급 광 통신망용 버스트모드 클럭/데이터 복원회로 설계
문성용, 이성철, 문규, Moon. Sung-Young, Lee. Sung-Chul, Moon. Gyu 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 7 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2009, Vol.46 No.2 57-63 (7 pages)
Recovery) 블록과 PLL(Phase Locked Loop) 블록으로 나뉘며, CDR 블록은 클럭이 입력 데이터에 연동되어 지터가 내제된 입력 데이터에도 항상 최적의 샘플링 시점을 갖도록 설계하였다. PLL블록은 Multi-phase generation VCO를 통해 위상이 서로 다른 8개의 클럭을 CDR블록에 제공한다. 제안된 회로는 $0.35{mu}m$ CMOS 공정을 이용하여 설계 및 레이아웃을 하였고, 시뮬레이션을 위해 $2^7-1$ PRBS 입력데이터를 사용하였다. 시뮬레이션 결과 Peak-to-Peak 지터는 17ps의 복원된 데이터 지터 특성을 가지며, 입력된 데이터는 손실 없이... -
위상고정 시간이 빠른 새로운 듀얼 슬로프 위상고정루프
박종하, 김훈, 김희준, Park. Jong-Ha, Kim. Hoon, Kim. Hee-Jun 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 6 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2008, Vol.45 No.5 82-87 (6 pages)
본 논문은 고속 위상 고정이 가능한 새로운 듀얼 슬로프 위상고정루프를 제안한다. 기존의 듀얼 슬로프 위상고정루프는 각각 2개의 전하펌프와 위상 주파수 검출기로 구성되었다. 본 논문에서는 위상차에 따라 전하펌프의 전류를 조절해 하나의 전하펌프와 위상 주파수 검출기만으로 듀얼 슬로프 위상고정루프를 구현하였다. 제안된 회로는 $0.35{mu}m$ CMOS 공정 파라미터 값으로 HSPICE 시뮬레이션을 수행하여 회로의 동작을 검증하였다. 제안된 듀얼 슬로프 위상고정루프의 위상 고정 시간은 $2.2{mu}s$로 단일 슬로프 위상고정루프의...