학지사 뉴논문

총 306건 검색

본문검색 결과만 보기

정확도순

최신순

등재순

발행기간

전체
최근 1년
최근 3년
직접입력

적용하기

본문검색

포함

제외

10개씩

81.

기상요소가 식량작물 생산량에 미치는 영향: 패널자료를 활용한 회귀분석

이중우, 장영재, 고광근, 박종길, Lee. Joong-Woo, Jang. Young Jae, Ko. Kwang-Kun, Park. Jong-Kil 한국환경과학회 Journal of environmental science international 10 Pages

한국환경과학회 Journal of environmental science international 2013, Vol.22 No.9 1171-1180 (10 pages)

이중우, 장영재, 고광근, 박종길, Lee. Joong-Woo, Jang. Young Jae, Ko. Kwang-Kun, Park. Jong-Kil 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
82.

전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현

성현경, Seong. Hyeon-Kyeong 한국해양정보통신학회 한국해양정보통신학회논문지 8 Pages

한국해양정보통신학회 한국해양정보통신학회논문지 2009, Vol.13 No.9 1837-1844 (8 pages)

성현경, Seong. Hyeon-Kyeong 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
본 논문에서는 전류모드 CMOS에 의한 2변수 3치 가산기 회로와 승산기 회로를 구현하였다. 제시된 전류모드 CMOS에 의한 3치 가산기 회로와 승산기 회로는 전압 레벨로 동작하며, HSpice 시뮬레이션을 통하여 이 회로들에 대하여 동작 특성을 보였다. 제시 된 회로들은 $0.180{mu}m$ CMOS 표준 기술을 사용하여 HSpice로 시뮬레이션 하였다. 2 변수 3치 가산기 및 승산기 회로의 단위 전류 $I_u$는 $5{mu}A$로 하였으며, NMOS의 길이와 폭 W/L는 $0.54{mu}m/0.18{mu}m$이고, PMOS의 길이와 폭 W/L는 $1.08{mu}m/0.18{mu}m$이다. VDD...
83.

유한체 $GF(2^m)$상의 비트-병렬 곱셈기의 설계

성현경, Seong. Hyeon-Kyeong 한국해양정보통신학회 한국해양정보통신학회논문지 9 Pages

한국해양정보통신학회 한국해양정보통신학회논문지 2008, Vol.12 No.7 1209-1217 (9 pages)

성현경, Seong. Hyeon-Kyeong 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
본 논문에서는 $GF(2^m)$ 상에서 표준기저를 사용한 두 다항식의 곱셈을 비트-병렬로 실현하는 새로운 형태의 비트-병렬 곱셈기를 제안하였다. 곱셈기의 구성에 앞서, 피승수 다항식과 기약다항식의 곱셈을 병렬로 수행 한 후 승수 다항식의 한 계수와 비트-병렬로 곱셈하여 결과를 생성하는 VCG를 구성하였다. VCG의 기본 셀은 2개의 AND 게이트와 2개의 XOR 게이트로 구성되며, 이들로부터 두 다항식의 비트-병렬 곱셈을 수행하여 곱셈 결과를 얻도록 하였다. 이러한 과정을 확장하여 m에 대한 일반화된 회로의 설계를 보였으며, 간단한...
84.

고정계수 곱셈을 위한 비트패턴 전용덧셈기 설계

조경주, 김용은, Cho. Kyung-Ju, Kim. Yong-Eun 한국해양정보통신학회 한국해양정보통신학회논문지 6 Pages

한국해양정보통신학회 한국해양정보통신학회논문지 2008, Vol.12 No.11 2039-2044 (6 pages)

조경주, 김용은, Cho. Kyung-Ju, Kim. Yong-Eun 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
FIR 필터, DCT, FFT와 같은 디지털 신호처리 응용에서 다중 고정 계수 곱셈의 효율적인 하드웨어 구현문제에 자주 접하게 된다. 고정계수 곱셈기 설계에서 공통 하위식 제거 알고리즘은 면적과 전력소모를 상당히 개선시킬 수 있는 방법을 제공한다. 본 논문에서는 CSD 계수에서 빈번히 나타나는 두 공통 하위식($10{ar{1}}$, 101)의 덧셈을 수행하는 전용덧셈기 설계 방법을 제안한다. 제안한 방법을 radix-24 FFT 구조의 고정계수 곱셈블록에 적용한 실험에서 제안한 방법의 면적, 지연시간, 전력소비는 기존방법 보다 각각 21%, 11%,...
85.

가변 클록 발생을 위한 DLL 주파수 합성기

이지현, 송윤귀, 최영식, 최혁환, 류지구 한국해양정보통신학회 한국해양정보통신학회논문지 5 Pages

한국해양정보통신학회 한국해양정보통신학회논문지 2004, Vol.8 No.6 1153-1157 (5 pages)

이지현, 송윤귀, 최영식, 최혁환, 류지구 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
본 논문에서는 DLL(delay locked loop)에서의 프로그램 가능한 새로운 주파수 합성기를 제안하고자 한다. 일반적으로 주파수를 합성하기 위해서 PLL(phase locked loop)이 많이 이용되어 왔으며, locking 시간이 빠른 DLL 역시 주파수 합성에 이용되고 있다. 하지만 DLL의 경우 주파수를 합성하기 위해서는 따로 주파수를 체배하는 블록이 필요하다. 기존의 DLL에서 사용된 주파수 체배기는 주파수를 체배하는 배수가 한번 정해지면 바꿀 수 없다는 단점이 있다. 그러나 본 논문에서 제안하는 체배기는 입력주파수에 대해서 6배에서...
86.

단정도/배정도 승산을 위한 200-MHZ@2.5-V 이중 모드 승산기

이종남, 박종화, 신경욱 한국해양정보통신학회 한국해양정보통신학회논문지 8 Pages

한국해양정보통신학회 한국해양정보통신학회논문지 2000, Vol.4 No.5 1143-1150 (8 pages)

이종남, 박종화, 신경욱 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
단정도 (single-precision) 승산과 배정도 (double-precision) 승산을 연산할 수 있는 이중 모드 승산기 (dual mode multiplier; DMM)를 $0.25-mum$ 5-metal CMOS 공정으로 설계하였다. 단정도 승산기 회로를 사용하여 배정도 승산을 연산할 수 있는 효율적인 알고리듬을 제안하였으며, 이는 배정도 승산을 4개의 단정도 부분 승산으로 분할하여 순차적인 승산-누적 연산으로 처리하는 방법을 기초로 한다. 제안된 방법은 배정도 승산기에 비해 latency와 throughput cycle은 증가하나, 회로 복잡도를 약 113로 감소시킬 수 있어 칩...
87.

다치양자논리에 의한 다중제어 Toffoli 게이트의 실현

박동영, Park. Dong-Young 한국항행학회 한국항행학회논문지 8 Pages

한국항행학회 한국항행학회논문지 2012, Vol.16 No.1 62-69 (8 pages)

박동영, Park. Dong-Young 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
다중제어 Toffoli(multiple-control Toffoli, MCT) 게이트는 원시 게이트에 의존적인 양자 기술을 필요로 하는 매크로 레벨 다치(multiple-valued) 게이트이며, Galois Field sum-of-product(GFSOP)형 양자논리 함수의 합성에 사용되어 왔다. 가역 논리는 저전력 회로 설계를 위한 양자계산(quantum computing, QC)에서 매우 중요하다. 본 논문은 먼저 GF4 가역 승산기를 제안한 후 GF4 승산기 기반의 quaternary MCT 게이트 실현을 제안하였다. MCT 게이트 실현을 위한 비교에서 제안한 MCT 게이트가 다중제어 입력이 증가할수록 종전의...
88.

FET 스위치 모델을 이용한 E급 주파수 체배기 특성 해석

주재현, 구경헌, Joo. Jae-Hyun, Koo. Kyung-Heon 한국항행학회 한국항행학회논문지 6 Pages

한국항행학회 한국항행학회논문지 2011, Vol.15 No.4 596-601 (6 pages)

주재현, 구경헌, Joo. Jae-Hyun, Koo. Kyung-Heon 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
본 논문에서는 간단한 회로구조와 높은 효율을 갖는 스위칭 방식의 E급 주파수 체배기에 대한 연구를 수행하였다. 주파수 체배는 능동소자의 비선형성에 의해 발생하는데 본 논문에서는 FET 능동소자를 간단한 스위치 및 기생소자 성분 모델로 근사하여 특성을 해석하고자 하였다. FET를 입력에 의해 동작하는 스위치 및 기생소자로 모델링하고 E급 주파수 체배기의 정합소자 값을 유도하였다. ADS시뮬레이터를 이용하여 출력 전압과 전류 파형 및 효율을 시뮬레이션하고 기생성분에 따른 변화를 연구하였다. 기생 커패시턴스, 저항,...
89.

CRLH 전송선로를 기반으로 한 다이플렉서를 이용한 주파수 체배기

김승환, 김영, 이영순, 윤영철, Kim. Seung-Hwan, Kim. Young, Lee. Young-Soon, Yoon. Young-Chul 한국항행학회 한국항행학회논문지 8 Pages

한국항행학회 한국항행학회논문지 2010, Vol.14 No.1 66-73 (8 pages)

김승환, 김영, 이영순, 윤영철, Kim. Seung-Hwan, Kim. Young, Lee. Young-Soon, Yoon. Young-Chul 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
본 논문에서는 CRLH 전송선로의 이중대역 특성을 이용한 다이플렉서를 기반으로 동작하는 주파수 체배기를 제안하였다. 이것은 비선형 소자로 만들어진 하모닉 발생기가 만들낸 체배 신호를 다이플렉서를 통과시켜 서로 다른 두 주파수 신호를 동시에 출력포트로 내보낸다. 다이플렉서는 동위상 전력 분배기, 0o/90o 위상 지연기 그리고 이중대역 쿼드러춰 하이브리드 결합기로 구성되어 있으며, 이것은 입력된 하모닉 신호중 원하는 한 신호만을 각각의 출력포트로 내보내며 그 밖의 신호는 모두 억압한다. 이와 같은 기능이 동작하는지...
90.

5GHz 대역 고효율 주파수 체배기 설계 및 디지털 선형화

노희정, 전현진, 구경헌, Roh. Hee-Jung, Jeon. Hyun-Jin, Koo. Kyung-Heon 한국항행학회 한국항행학회논문지 8 Pages

한국항행학회 한국항행학회논문지 2009, Vol.13 No.6 846-853 (8 pages)

노희정, 전현진, 구경헌, Roh. Hee-Jung, Jeon. Hyun-Jin, Koo. Kyung-Heon 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
본 논문에서는 로드풀 시뮬레이션을 이용하여 고효율 주파수 체배기를 설계하는 방법을 제시하고, 주파수 체배기의 비선형 왜곡을 분석하였다. 주파수 체배기는 변조된 신호원을 인가하였을 경우에는 비선형 특성으로 인해 신호 대역이 체배되는 심각한 왜곡이 발생하므로, 이러한 주파수 체배기의 왜곡을 보상할 수 있는 테이블 참조기법을 이용한 디지털 사전왜곡기법을 실행하였다. 주파수 체배기는 입력신호를 주파수 2 체배하여 5.8GHz 출력신호를 얻도록 설계되어 IEEE 802.11a 표준 무선 랜 대역의 동작주파수를 갖도록...

한주간 이슈검색어