주제분류
자료유형
등재정보
간행물
- ETRI JOURNAL(1)
- JOURNAL OF INTERNATIONAL ACADEMY OF PHYSICAL THERAPY RESEARCH(1)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SC, 시스템 및 제어(1)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SD, 반도체(1)
- 정보과학회논문지. JOURNAL OF KISS (A):COMPUTER SYSTEMS AND THEORY. A(1)
- 정보처리논문지(1)
전체 선택해제
총 6건 검색
본문검색 결과만 보기
-
The Influence of Flip-flops Gait on the Muscle Activity of Tibilalis anterior and Gastrocnemius
Choi. Jung Hyun, Song. Mi Ri, Lee. Joong Hyun, Kim. Hong Rae, Park. Si Eun, Kim. Ji Sung, Kwak. Dae Young, Lee. Sang Bin, Kim. Nyeon Jun 국제물리치료학회 Journal of international academy of physical therapy research 4 Pages
국제물리치료학회 Journal of international academy of physical therapy research 2013, Vol.4 No.2 562-565 (4 pages)
-
전하 공유 및 글리치 최소화를 위한 D-플립플롭
양성현, 민경철, 조경록, Yang. Sung-Hyun, Min. Kyoung-Chul, Cho. Kyoung-Rok 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 11 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2002, Vol.39 No.4 43-53 (11 pages)
본 논문에서는 전하 공유와 글리치 문제를 최소화한 새로운 동적 D-플립플롭을 제안하고, 이를 이용하여 128/129 분주 프리스케일러(prescaler)를 설계한다. 전하 공유 문제와 글리치 문제를 최소화함으로써 회로 동작의 신뢰도를 향상시켰으며 스위칭 트랜지스터의 공유로 전류 path를 줄여 저전력 특성을 얻을 수 있다. 또한 제안된 동적 D-플립플롭은 안정된 edge-trigger 동작을 보장하도록 설계되었다. 제안된 플립플롭의 성능 평가를 위해 $0.6{mu}m$ CMOS 공정을 이용하여 128/129 분주 프리스케일러를 구성하였다. 5V... -
고속 저전력 D-플립플롭을 이용한 프리스케일러 설계
박경순, 서해준, 윤상일, 조태원, Park. Kyung-Soon, Seo. Hae-Jun, Yoon. Sang-Il, Cho. Tae-Won 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 10 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2005, Vol.42 No.8 43-52 (10 pages)
프리스케일러는 PLL(Phase Locked Loop)의 동작속도를 결정하는 중요한 부분으로서 저전력의 요구조건 또한 만족해야 한다. 따라서 프리스케일러에 적용되는 TSPC(True single pulse clocked) D-플립플롭의 설계가 중요하다. 기존의 TSPC D-플런플롭은 출력단의 글리치(glitch) 문제와 클럭의 프리차지(precharge)구간에서 내부노드의 불필요한 방전으로 인한 소비전력이 증가하는 단점이 있다. 본 논문에서는 프리차지와 방전을 위한 클럭 트랜지스터 패스를 공유함으로서 클럭 트랜지스터의 수를 감소시켰고, 입력 단에 PMOS... -
초기화가 불가능한 풀립플롭을 이용한 시험 불가능 고장 검출에 관한 연구
이재훈, 조진우, Lee. Jae-Hun, Jo. Jin-U 한국정보처리학회 정보처리논문지 9 Pages
한국정보처리학회 정보처리논문지 1997, Vol.4 No.5 1371-1379 (9 pages)
본 논문에서는 순차화로에서의 시험 불가능 고장을 찾는 새로운 알고리즘을 제시 하였다. 이 알고리즘에서는 초기화가 불가능한 플플롭을 먼저 찾으면서 이 과정에서 이 플립플롭의 초기화를 막는 고장, FPI를 찾고 이 고장의 전파 경로를 검색한다. 또한 이 알고리즘을 ISCA889 벤츠마크 회로를 대상으로 적용하여 시험 불가능한 FPI의 갯수를 제시하였다. 테스트 생성에 소요되는 시간의 대부분이 시험 불가능고장의 검출에 사용 되는 것을 고려할 때, 이 알고리즘을 테스트 생성기의 전처리 과정으로 사용하면, 테스트 생성기의... -
구조분석과 테스트 가능도의 통합에 의한 부분스캔 설계
박종욱, 신상훈, 박성주 한국정보과학회 정보과학회논문지. Journal of KISS (a):computer systems and theory. A 8 Pages
한국정보과학회 정보과학회논문지. Journal of KISS (a):computer systems and theory. A 1999, Vol.26 No.9 1177-1184 (8 pages)
new partial scan design technique which not only reduces the time for selecting scan flip-flops but also improves fault coverage. To simplify the problem of the test pattern generation in the sequential circuits, full scan and partial scan design techniques have been widely adopted. The partial scan techniques which aim at minimizing the area overhead while maximizing the fault coverage, can be classified into the techniques based on structural analysis and testabilities. In case of the partial...