자료유형
발행기관
더보기(8)간행물
- MANAGEMENT SCIENCE AND FINANCIAL ENGINEERING : MSFE(3)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SD, 반도체(2)
- 한국OA학회논문지(2)
- 한국컴퓨터정보학회논문지(2)
- CARBON LETTERS(1)
- 경영 과학(1)
- 산업공학(1)
- 식물병연구(1)
- 전자공학회논문지. JOURNAL OF THE KOREAN INSTITUTE OF TELEMATICS AND ELECTRONICS. C(1)
- 전자공학회논문지. JOURNAL OF THE KOREAN INSTITUTE OF TELEMATICS AND ELECTRONICS. T(1)
- 정보처리논문지(1)
- 정보처리학회논문지. THE KIPS TRANSACTIONS. PART B. PART B(1)
- 한국항해항만학회지(1)
전체 선택해제
총 18건 검색
본문검색 결과만 보기
-
식물병원성 해충과 선충 방제의 새지평 I: 미생물
이혜란, 정지혜, 류명주, 류충민 한국식물병리학회 식물병연구 36 Pages
한국식물병리학회 식물병연구 2017, 23권 2호 3 114-149 (36 pages)
-
Hierarchical porous carbon nanofibers via electrospinning
Aikifa Raza, Jiaqi Wang, Shan Yang, Yang Si, Bin Ding 한국탄소학회 Carbon Letters 14 Pages
한국탄소학회 Carbon Letters 2014, Vol.15 No.1 1 1-14 (14 pages)
Carbon nanofibers (CNFs) with diameters in the submicron and nanometer range exhibit high specific surface area, hierarchically porous structure, flexibility, and super strength which allow them to be used in the electrode materials of energy storage devices, and as hybrid-type filler in carbon fiber reinforced plastics and bone tissue scaffold. Unlike catalytic synthesis and other methods, electrospinning of various polymeric precursors followed by stabilization and carbonization has become a... -
시간적 조건에서 실행시간을 개선한 CPLD 기술 매핑 알고리즘 개발
윤충모, 김희석 한국컴퓨터정보학회 한국OA학회논문지 12 Pages
한국컴퓨터정보학회 한국OA학회논문지 1999, Vol.4 No.3 35-46 (12 pages)
CLB의 개수가 최소화되며 실행 시간도 개선하였다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 정하고, 각 노드의 초기비용과 전체비용을 계산하여 CLB의 k-OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들를 병합하고. 주어진 소자의 CLB안에 있는 k-OR텀 개수에 맞게 Bin packing를 실행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑... -
시간제약 조건하에서 수행시간을 개선한 CPLD 기술 매핑 알고리즘 개발
윤충모, 김희석 한국컴퓨터정보학회 한국OA학회논문지 10 Pages
한국컴퓨터정보학회 한국OA학회논문지 1999, Vol.4 No.4 15-24 (10 pages)
CLB의 개수가 최소화되며 수행 시간도 개선하였다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 정하고, 각 노드의 초기비용과 전체비용을 계산하여 CLB의 k-OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들를 병합하고, 주어진 소자의 CLB안에 있는 k-OR텀 개수에 맞게 Bin packing를 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑... -
적합성 함수를 이용한 2차원 저장소 적재 문제의 휴리스틱 알고리즘
연용호, 이선영, 이종연, Yon. Yong-Ho, Lee. Sun-Young, Lee. Jong-Yun 한국정보처리학회 정보처리학회논문지. The KIPS transactions. Part B. Part B 8 Pages
한국정보처리학회 정보처리학회논문지. The KIPS transactions. Part B. Part B 2009, No.0 403-410 (8 pages)
2차원 저장소 적재는 NP-hard 문제로서 그 문제의 정확한 해를 구하는 것이 어려운 것으로 알려져 있으며, 이의 더 좋은 해를 얻기 위해 유전자(genetic) 알고리즘, 시뮬레이티드 어닐링(simulated annealing), 타부서치(tabu search)등과 같은 근사적 접근법이 제안되어 왔다. 하지만 분지한계(branch-and-bound)나 타부서치 기법들을 이용한 기존의 대표적인 근사 알고리즘들은 휴리스틱 알고리즘의 해에 기반을 둠으로 효율성이 낮고 반복수행에 의한 계산시간이 길다. 따라서 본 논문에서는 이러한 근사 알고리즘의 복잡성을... -
시간제약 조건하에서 순차 회로를 위한 CPLD 기술 매핑 알고리즘 개발
윤충모, 김희석, Youn. Chung-Mo, Kim. Hi-Seok 한국정보처리학회 정보처리논문지 11 Pages
한국정보처리학회 정보처리논문지 2000, Vol.7 No.1 224-234 (11 pages)
이용하여 그래프 분할이 가능한 다단의 수를 정하고, 각 노드의 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 게산하여 CPLD를 구성하고 있는 CLV의 OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들를 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 Bin packing를 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TEMPLA에 비해... -
타부서치를 이용한 2차원 직사각 적재문제에 관한 연구
이상헌, 이정민, Lee. Sang-Heon, Lee. Jeong-Min 한국경영과학회 經營 科學 12 Pages
한국경영과학회 經營 科學 2005, Vol.22 No.1 167-178 (12 pages)
-
시간제약 조건하에서 순차 회로를 위한 CPLD 기술 매핑 제어 알고리즘 개발
윤충모, 김재진, Youn. Chung-Mo, Kim. Jae-Jin 대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. T 11 Pages
대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. T 1999, No.0 71-81 (11 pages)
그래프 분할이 가능한 다단의 수를 정하고, 각 노드의 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 계산하여 CPLD를 구성하고 있는 CLB(Configurable Logic Block)의 OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들을 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 Bin packing를 수행하였다. 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TEMPLA에... -
시간제약 조건을 고려한 CPLD 기술 매핑 알고리즘 개발
김희석, 변상준, Kim. Hi-Seok, Byun. Sang-Zoon 대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 9 Pages
대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 1999, No.0 9-17 (9 pages)
최소화 되도록 하였다. 즉, 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 정한다. 그런 다음 각 노드의 초기비용과 전체비용을 계산하여 CLB의 k-OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들을 병합하고 네 번째로 주어진 소자의 CLB안에 있는 k-OR텀 개수에 맞게 Bin packing를 수행하였다. 본 논 문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 기술 매핑 툴인 TEMPLA에... -
시간제약 조건하에서 순차 회로를 위한 수행시간을 개선한 CPLD 기술 매핑 알고리즘 개발
윤충모, 김희석, Yun. Chung-Mo, Kim. Hui-Seok 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 10 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2000, Vol.37 No.4 80-89 (10 pages)
궤환이 있는 변수를 임시 입력 변수로 분리한다. 조합논리 부분을 DAG로 표현하여 그래프 분할과 collapsing, bin packing을 수행한다. 그래프 분할에서 DAG의 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드를 분할하지 않고 노드만을 복제(replication)하여 팬 아웃 프리 트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행시간을 개선하기 위한 것이다. 본 논문에서 제안한 기술매핑 알고리즘을 MC... -
조선기자재 산업에서의 방문 순서를 고려한 차량 적재 모형
이종호, 신재영, Lee. Jong-Ho, Shin. Jae-Young 한국항해항만학회 한국항해항만학회지 6 Pages
한국항해항만학회 한국항해항만학회지 2007, Vol.31 No.8 711-716 (6 pages)
컨테이너에 화물을 적재함에 있어서 고려해야할 점으로 컨테이너의 적재율을 들 수 있다. 단순히 제한된 공간에 보다 많은 양의 화물을 적재하여 비용을 낮추고자 하는 노력은 꾸준히 계속되어 왔다. 하지만 방문순서를 고려해야만 하는 화물의 경우는 다르다. 조선기자재와 같은 대형 화물들의 경우 방문순서를 고려하지 않았을 경우 하역작업에서 화물 재 조작 또는 하역 작업이 불가능한 상황이 발생할 수 있기 때문이다. 본 연구에서는 화물 적재 시 방문 순서를 고려하는 문제를 해결하고자 하며, 이에 방문 순서와 적재율을 동시에... -
바지선 적재 문제의 최대이득 물품 우선 적재 알고리즘
이상운, Lee. Sang-Un 한국컴퓨터정보학회 韓國컴퓨터情報學會論文誌 5 Pages
한국컴퓨터정보학회 韓國컴퓨터情報學會論文誌 2014, Vol.19 No.10 169-173 (5 pages)
최적 해를 다항시간으로 얻을 수 있는 알고리즘이 알려져 있지 않은 NP-완전인 상자포장 문제의 일종인 바지선 적재 문제에 대해, Gu$acute{e}$ret et al.은 $O(m^4)$ 수행 복잡도의 선형계획법으로 해를 얻고자 하였다. 반면에, 본 논문에서는 이득 우선순위로 적재하는 규칙인 O(m log m) 복잡도의 알고리즘을 제안하였다. 제안된 방법은 첫 번째로 이득 우선순위를 결정하였다. 다음으로, 이득 우선순위 물품들을 바지선에 적재하는 방법으로 초기 적재 결과를 얻었다. 마지막으로, 바지선 적재 용량을 미달하는 경우, 이전에 적재된... -
시간 제약 조건과 면적을 고려한 효율적인 CPLD 기술 매핑
김재진, 이관형, Kim. Jae-Jin, Lee. Kwan-Houng 한국컴퓨터정보학회 韓國컴퓨터情報學會論文誌 8 Pages
한국컴퓨터정보학회 韓國컴퓨터情報學會論文誌 2005, Vol.10 No.3 11-18 (8 pages)
EDIF나 부울식의 불린 네트워크에서 궤환을 검출한 후 궤환이 있는 변수를 임시 입력 변수로 분리하여 DAG로 표현한 후 노드를 검색한 후 팬 아웃 프리 트리로 재구성한다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 결정하여 매핑 가능 클러스터를 구성한다. 콜랍싱(collapsing)을 통해 노드들을 병합하고, 주어진 소자의 CLB안에 빈 패킹(Bin packing)를 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 DDMAP에 비해 $62.6\%$의... -
시간 제약 조건하에서 면적을 고려한 효율적인 CPLD 기술 매핑
김재진, 김희석, Kim. Jae-Jin, Kim. Hui-Seok 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 7 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2001, Vol.38 No.1 79-85 (7 pages)
초과되지 않는 노드를 병합하여 매핑 가능한 클러스터를 구성한다. 매핑 가능 클러스터들 중에서 가장 짧은 다단의 수를 갖는 클러스터들을 선택하여 그래프 분할을 수행한다. 분할된 클러스터들은 콜랍싱(collapsing)을 통해 노드들을 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 빈 패킹(Bin packing)을 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 DDMAP에 비해 62.6%의 논리블록의 수가 감소되었고, TEMPLA에 비해 17.6% 감소되었다. TMCPLD와의 결과... -
휴리스틱을 이용한 2차원 임의형상 부재 배치 문제
정성교, 전건욱, Jeong. Sung-Kyo, Jeon. Geon-Wook 대한산업공학회 산업공학 10 Pages
대한산업공학회 산업공학 2008, Vol.21 No.1 8-17 (10 pages)
