자료유형
등재정보
발행기관
- 대한전자공학회(11)
- 한국신호처리시스템학회(8)
- 인문사회과학기술융합학회(7)
- 제어로봇시스템학회(6)
- 전력전자학회(4)
- 한국멀티미디어학회(4)
- 통신위성우주산업연구회(3)
- 한국통신학회(3)
- 한국음향학회(2)
- 한국전자통신연구원(2)
- 한국컴퓨터정보학회(2)
- 한국해양정보통신학회(2)
- 테크노프레스(1)
- 한국디지털콘텐츠학회(1)
- 한국마린엔지니어링학회(1)
- 한국산업정보학회(1)
- 한국전기전자학회(1)
- 한국전자파학회(1)
- 한국정보처리학회(1)
- 한국지능시스템학회(1)
- 한국컴퓨터산업교육학회(1)
- 한국콘텐츠학회(1)
- 한국항행학회(1)
간행물
- 신호처리-시스템학회 논문지(8)
- 예술인문사회융합멀티미디어논문지(7)
- JOURNAL OF POWER ELECTRONICS : JPE(4)
- 멀티미디어학회논문지(4)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SP, 신호처리(4)
- 제어-자동화-시스템공학 논문지(4)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SD, 반도체(3)
- ETRI JOURNAL(2)
- INTERNATIONAL JOURNAL OF CONTROL, AUTOMATION AND SYSTEMS(2)
- 통신위성우주산업연구회논문지(2)
- 한국해양정보통신학회논문지(2)
- IEIE TRANSACTIONS ON SMART PROCESSING AND COMPUTING(1)
- INTERNATIONAL JOURNAL OF FUZZY LOGIC AND INTELLIGENT SYSTEMS(1)
- JOINT CONFERENCE ON SATELLITE COMMUNICATIONS(1)
- JOURNAL OF COMMUNICATIONS AND NETWORKS(1)
- SMART STRUCTURES AND SYSTEMS(1)
- THE JOURNAL OF THE ACOUSTICAL SOCIETY OF KOREA(1)
- 디지털콘텐츠학회 논문지(1)
- 전기전자학회논문지(1)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. TE, 전문기술교육(1)
- 전자공학회논문지. JOURNAL OF THE KOREAN INSTITUTE OF TELEMATICS AND ELECTRONICS S. S(1)
- 전자공학회논문지. JOURNAL OF THE KOREAN INSTITUTE OF TELEMATICS AND ELECTRONICS. C(1)
- 정보처리논문지(1)
- 컴퓨터산업교육학회논문지(1)
- 한국OA학회논문지(1)
- 한국마린엔지니어링학회지(1)
- 한국산업정보학회논문지(1)
- 한국음향학회지= THE JOURNAL OF THE ACOUSTICAL SOCIETY OF KOREA(1)
- 한국전자파학회논문지(1)
- 한국컴퓨터정보학회논문지(1)
- 한국콘텐츠학회논문지(1)
- 한국통신학회논문지. THE JOURNAL OF KOREA INFORMATION AND COMMUNICATIONS SOCIETY. 네트워크 및 서비스(1)
- 한국통신학회논문지. THE JOURNAL OF KOREA INFORMATION AND COMMUNICATIONS SOCIETY. 통신이론 및 시스템(1)
- 한국항행학회논문지(1)
전체 선택해제
총 65건 검색
본문검색 결과만 보기
-
An FPGA Implementation of High-Speed Adaptive Turbo Decoder
Kim. Min-Huyk, Jung. Ji-Won, Bae. Jong-Tae, Choi. Seok-Soon, Lee. In-Ki 한국통신학회 한국통신학회논문지. The Journal of Korea Information and Communications Society. 통신이론 및 시스템 10 Pages
한국통신학회 한국통신학회논문지. The Journal of Korea Information and Communications Society. 통신이론 및 시스템 2007, Vol.32 379-388 (10 pages)
-
A Study on the Implementation and Performance Analysis of FPGA Based Galileo E1 and E5 Signal Processing
신천식, 이상욱, 윤동원, 김재훈, Sin. Cheon-Sig, Lee. Sang-Uk, Yoon. Dong-Weon, Kim. Jae-Hoon 통신위성우주산업연구회 통신위성우주산업연구회논문지 9 Pages
통신위성우주산업연구회 통신위성우주산업연구회논문지 2009, Vol.4 No.1 36-44 (9 pages)
본 논문에서는 위성항법신호감시국에 대한 핵심기술인 FPGA 기반의 위성항법수신기를 구현하여 갈릴레오 E1 및 E5 신호처리 동작검증 및 처리결과를 제시하였다. 성능 검증을 위해 시제품 형태의 위성항법안테나, 112MHz 샘플링 주파수 및 8비트 양자화 레벨을 제공하는 RF/IF 유니트를 이용하여 갈릴레오 시험위성인 지오베-B(GIOVE-B)로부터 E1 및 E5를 수신하여 이용하였고, 수신된 데이터에 대한 신호처리 수행을 통해, FPGA 기반의 항법수신기 모듈에서 갈릴레오 E1 및 E5 신호가 정상적으로 동작됨을 입증하였다. -
Hardware Implementation of a Neural Network Controller with an MCU and an FPGA for Nonlinear Systems
Kim. Sung-Su, Jung. Seul 제어로봇시스템학회 International Journal of Control, Automation and Systems 8 Pages
제어로봇시스템학회 International Journal of Control, Automation and Systems 2006, Vol.4 No.5 567-574 (8 pages)
-
Conducted-Noise Characteristics of a Digitally-Controlled Randomly-Switched DC-DC Converter with an FPGA-Based Implementation
Dousoky. Gamal M., Shoyama. Masahito, Ninomiya. Tamotsu 전력전자학회 Journal of power electronics : JPE 7 Pages
전력전자학회 Journal of power electronics : JPE 2010, Vol.10 No.3 228-234 (7 pages)
-
Hardware Implementation of Pulse Code Modulation Speech Compression Algorithm
Geetam Singh Tomar 인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 8 Pages
인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 2012, 제 2권 제 1호 3 17-24 (8 pages)
loss. This paper served to demonstrate that the algorithmic delay (latency) of the Pulse Code Modulation (PCM) speech compression algorithm which has originally been implemented in software can be significantly reduced by implementation in hardware. The PCM speech compression algorithm is first implemented, verified to demonstrate equivalence and then validated by comparing the latency of the hardware-implemented speech compression algorithm with that of an existing software implementation. -
Implementation of Embedded System for IEEE802.11p based OFDM-DSRC Communications
곽재민, Kwak. Jae-Min 한국해양정보통신학회 한국해양정보통신학회논문지 7 Pages
한국해양정보통신학회 한국해양정보통신학회논문지 2006, Vol.10 No.11 2062-2068 (7 pages)
구현에 대 한 것이다. IEEE802.11p 표준의 물리계층 규격에 대해 먼저 설명하고, 규격에 따른 모뎀의 BER 성능을 시뮬레이션을 통해 평가하고, 본 논문에서 구현한 시스템 구조와 설계방식, 구현 결과에 대해 설명한다. OFDM-DSRC 통신을 위해 구현한 임베디드 시스템은 FPGA, 플래쉬 메모리, ARM9 CPU 및 기타 주변장치들로 구성하였다. 구현 결과로부터, 본 논문에서 구현한 IEEE802.l1p를 따르는 OFDM-DSRC 시스템이 정상적으로 동작함을 확인하였다. 구현한 IEEE802.11p에 따른 임베디드 시스템에 대한 최적화를 통해 ITS와 같은 무선... -
A Study on the Implementation and Performance Analysis of Software Based GPS L1 and Galileo E1/E5a Signal Processing
신천식, 이상욱, 윤동원, 김재훈, Sin. Cheon-Sig, Lee. Sang-Uk, Yoon. Dong-Won, Kim. Jae-Hoon 한국항행학회 한국항행학회논문지 8 Pages
한국항행학회 한국항행학회논문지 2009, Vol.13 No.3 319-326 (8 pages)
본 논문에서는 위성항법신호감시국용 GPS/갈릴레오 복합 수신기에서의 소프트웨어 기반의 GPS L1 및 갈릴레오 E1/E5a 신호처리 결과를 기술한다. 성능 검증을 위해 GNSS RF 신호 시뮬레이터 또는 GPS 위성의 실제 신호를 사용하였고, 세부적으로는 광대역 안테나, 112MHz 샘플링 주파수 및 8비트 양자화 레벨을 제공하는 RF/IF 유니트를 이용하여 갈릴레오 시험위성인 지오베-A(GIOVE-A) E1 신호처리를 통해, 갈릴레오 신호처리를 검증하고, FPGA 기반의 신호처리 보드상에서의 시험결과를 제시한다. -
FPGA를 이용한 CDMA 디지털 트랜시버의 구현
이창희, 이영훈 한국컴퓨터정보학회 한국OA학회논문지 6 Pages
한국컴퓨터정보학회 한국OA학회논문지 2002, Vol.7 No.4 115-120 (6 pages)
Field Programmable Gate Array (FPGA)와 디지털 신호처리 소자를 이용한 IS-95 CDMA신호 처리기 FPGA와 고속의 ADC/DAC를 이용한 기저대역과 중간주파수(IF)의 디지털 변환기 그리고 주파수 상·하향 변환기를 구현하였다. IS-95 CDMA 채널 처리기는 짧은 PN 코드 발생기와 왈쉬 코드 발생기로 파일롯 채널의 신호를 발생시킨다. 디지털 IF는 FPGA, 디지털 송·수신 신호처리 소자와 고속의 ADC/DAC로 구성하였다. 주파수 상·하향 변환기는 필터, 믹서, 디지털 감쇠기와 PLL로 구성되어 중간주파수(IF)와 RF 주파수를 변환하였다. 이... -
Implementation and Experiment of Neural Network Controllers for Intelligent Control System Education
Lee. Geun-Hyeong, Noh. Jin-Seok, Jung. Seul 한국지능시스템학회 International journal of fuzzy logic and intelligent systems 7 Pages
한국지능시스템학회 International journal of fuzzy logic and intelligent systems 2007, Vol.7 No.4 267-273 (7 pages)
-
VME 시스템 제어기의 FPGA 구현
배상현, 이강현, Bae. Sang-Hyun, Lee. Kang-Hyeon 한국정보처리학회 정보처리논문지 9 Pages
한국정보처리학회 정보처리논문지 1997, Vol.4 No.11 2914-2922 (9 pages)
영향을 주는 중요한 문제로 대두되어 있다. 이러한 추세에 맞추어, 본 논문에서는 VME 버스와 제어기 모듈 사이의 주기능인 중재, 인터럽트, 인터페이스를 Revision C.1(IEEE std. P1014-1987)의 통합환경으로 구성하고, 설계된 VME 시스템 제어기를 Slot 1에 장착할 수 있도록 FPGA 상에 구현한다. 제어 및 기능 모듈의 동작은 VHDL의 mid-fixed 방식으로 코딩을 하고 검증하였다. 실험을 통하여 VME 시스템 제어기의 가장 중요한 동작인 버스 타이머의 버스 에러 신호가 $56{mu}m$ 이내에 발생된 것과, 제어모듈과 기능모듈의 정확한... -
HSS 기반의 고속 LDPC 복호기 FPGA 설계
김민혁, 박태두, 정지원, Kim. Min-Hyuk, Park. Tae-Doo, Jung. Ji-Won 한국전자파학회 韓國電磁波學會論文誌 8 Pages
한국전자파학회 韓國電磁波學會論文誌 2012, Vol.23 No.11 1248-1255 (8 pages)
제안하고 고속화 하여, 이에 따른 FPGA구현 결과를 제시하였다. 고속 LDPC 복호기를 구현하기 위해서는 알고리즘 측면과 구현 측면에서 여러 가지 문제점이 있다. 알고리즘 측면에서는 첫째, LDPC 부호화 방식은 큰 블록 사이즈 및 많은 반복 횟수를 요구하므로 복호 속도를 높이기 위해서는 동일한 성능을 유지하면서 반복 횟수를 줄일 수 있는 알고리즘이 필요하다. 본 논문에서는 이를 위해 체크 노드를 기반으로 하여 복호화 과정을 거치는 horizontal shuffle scheduling(HSS) 알고리즘을 적용하여 기존의 반복 횟수를 줄일 수 있는... -
FPGA 기반의 고속 멀티미디어 데이터 재조합 프로세서 설계 및 구현
김원호, Kim. Won-Ho 한국신호처리시스템학회 信號處理·시스템學會 論文誌 6 Pages
한국신호처리시스템학회 信號處理·시스템學會 論文誌 2008, Vol.9 No.3 213-218 (6 pages)
처리하였다. 광대역 멀티미디어 서비스가 증대됨에 따라 STB의 CPU 부하가 증대되어 수신되는 멀티미디어 데이터 재조합 처리 성능이 제한되는 현상이 발생한다. 이러한 문제점을 해결하여 다양한 광대역 멀티미디어 서비스를 원활하게 처리할 수 있는 하드웨어 기반의 고속 멀티미디어 데이터 재조합 프로세서를 제안하였다. 구현된 멀티미디어 데이터 재조합 프로세서는 상용 FPGA, PCI 인터페이스 칩, 램 메모리 등으로 구현되었으며 위성 멀티미디어 시스템의 멀티미디어 STB에 실장하여 기능과 성능을 검증하였다. 제시된 요구기능을... -
5㎓대역 OFDM 무선 LAM 모뎀 설계 및 FPGA 구현
문대철, 홍성협, Moon. Dai-Tchul, Hong. Seong-Hyub 한국신호처리시스템학회 信號處理·시스템學會 論文誌 5 Pages
한국신호처리시스템학회 信號處理·시스템學會 論文誌 2004, Vol.5 No.4 333-337 (5 pages)
송 수신부 모뎀을 설계하고 FPGA로 실현하였다. 고속 데이터 전송시 발생하는 심벌간 간섭(ISI)을 제거하기 위하여 Normalized LMS 알고리듬을 적용한 단일탬 등화기를 사용하여 제거하였고, 또한 반송파 주파수 옵셋 알고리듬을 이용하여 채널간 간섭(ICI)을 제거하였다. 송ㆍ수신기간의 전송은 에러없이 정확히 전송되어짐을 시뮬레이션을 통하여 입증하였으며, 또한 타이밍 시뮬레이션 결과 최대 동작주파수는 20.3MHz로 IEEE 802.11a 무선 LAN 방식의 동작속도를 만족하였다. 그리고 설계시 DSP와 EMB(Embedded Memory Block)블록을... -
SDH와 SONET망의 동기화를 위한 포인터 해석기의 FPGA 구현
이상훈, 박남천, 신위재 한국신호처리시스템학회 信號處理·시스템學會 論文誌 6 Pages
한국신호처리시스템학회 信號處理·시스템學會 論文誌 2004, Vol.5 No.3 230-235 (6 pages)
논문에서는 동기식 광전송망인 SDH와 SONET망의 동기화를 위해 적용되는 포인터 해석기의 FPGA 구현을 다룬다. 설계된 포인터 해석기는 포인터 추출 모듈과 포인터 해석 모듈로 구성된다. 포인터 추출 모듈은 6480진 카운터, 시프트레지스터, 포인터 워드 동기화 블록으로 구성되며, 51.84 Mb/s AU-3/STS-1 프레임 데이터에서 프레임 동기신호에 의해 H1, H2 포인터 워드 값을 찾고 이를 8 분주하여 바이트 레벨의 6.48 Mb/s로 동기화 시킨다. 포인터 해석 모듈은 majority vote, 포인터 워드 유ㆍ무효 검사, 포인터 정렬판단, NORM, AIS,... -
FPGA를 이용한 JPEG Image Display Board 설계 및 구현
권병헌, 서범석, Kwon. Byong-Heon, Seo. Burm-Suk 한국디지털콘텐츠학회 디지털콘텐츠학회 논문지 6 Pages
한국디지털콘텐츠학회 디지털콘텐츠학회 논문지 2005, Vol.6 No.3 169-174 (6 pages)
본 논문은 Verilog HDL로 FPGA에 JPEG Decoder를 구현하여 TV에 JPEG 영상을 디스플레이 하기 위한 JPEG Image Display Board 설계 방법을 제안한다. 본 논문은 FPGA에 Decoder Algorithm을 구현하기 위한 효율적인 방안을 제시하였으며 JPEG Decoder Algorithm은 JPEG Standard Baseline에 기준으로 하여 설계 하였다. 압축된 JPEG bit stream을 저장하기 위하여 Nand Flash Memory를 사용하였으며, JPEG Decoding된 영상을 TV화면에서 확인하기 위하여 Video Encoder를 사용하였다. 또 한 JPEG 영상에 Text data를 쓰기 위하여 YCbCr의... -
The Analysis and Implementation of DVB-S2 BC mode ystem
이인기, 장대익, Lee. In-Ki, Chang. Dae-Ig 통신위성우주산업연구회 통신위성우주산업연구회논문지 5 Pages
통신위성우주산업연구회 통신위성우주산업연구회논문지 2008, Vol.3 No.2 38-42 (5 pages)
수신되어야 한다. 이를 위해서 방송사업자는 기존의 DVB-S 수신기에는 DVB-S 신호를, DVB-S2 수신기에는 DVB-S2 신호를 전송해야 한다. DVB-S2 수신기에서 DVB-S서비스를 수용하기 위해서는 DVB-S2 chip에 DVB-S 모듈이 구현되어야 한다. 이런 역호환성을 위해서 시스템에서는 계층적 변조 방식을 적용해야 하며, 시스템 마진을 만족하기 위해 본 논문에서는 편향각에 따른 시스템의 성능을 분석하였으며 또한 성능을 검증해 보았다. 그리고 본 방식을 검증하기 위해서 FPGA chip을 이용하여 테스트베드를 구현하였으며 이를 보인다. -
위성체용 2비트 오류검출 및 1비트 정정 FPGA 구현
노영환, 이상용, No. Yeong-Hwan, Lee. Sang-Yong 제어로봇시스템학회 제어·자동화·시스템공학 논문지 6 Pages
제어로봇시스템학회 제어·자동화·시스템공학 논문지 2000, Vol.6 No.2 228-233 (6 pages)
-
FPGA를 이용한 유도 전동기의 디지털 전류 제어 시스템 구현
양오 대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 10 Pages
대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 1998, No.0 21-30 (10 pages)
소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털... -
Design and Implementation of DSP-based Satellite Modem Unit
Cho. Yong-Hoon, Ahn. Jae-Young, Kim. Won-Ho 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TE, 전문기술교육 10 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TE, 전문기술교육 2000, Vol.37 No.5 93-102 (10 pages)
위성통신 시스템의 디지털 모뎀의 기능 및 성능 규격들을 제시하고, 제시한 규격을 만족하는 위성모뎀의 구조 설계 및 구현에 대하여 기술한다. 다양하면서 융통성이 요구되는 위성모뎀의 규격들을 만족시키기 위하여 디지털 신호 처리기(DSP)와 프로그래머블 게이트 어레이(FPGA)를 기반으로 하여 설계 및 구현되었다. 구현된 위성모뎀은 DAMA-SCPC 위성통신 시스템에 통합하여 수행한 시험에서 안정된 동작과 제시된 기능 및 성능 규격을 모두 만족함을 검증하였다. 연속모드(at Eb/No=4.7, FEC=3/4) 에서 측정된 BER은 약 1×10E-4의... -
Implementation of an AMBA-Based IP for H.264 Transform and Quantization
이선영, 조경순, Lee. Seon-Young, Cho. Kyeong-Soon 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 8 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2006, Vol.43 No.10 126-133 (8 pages)
필요로 하는 순방향 및 역방향 변환과 양자화를 수행할 수 있는 AMBA 기반 IP에 대해서 기술하고 있다. 변환과 양자화 회로는 면적과 성능 측면에서 최적화되어 있으며, AMBA를 기반으로 동작하기 위해서 AHB 랩퍼 회로가 추가되었다. IP가 버스를 점유하는 시간과 비디오 데이터를 외부 메모리의 어느 위치에 저장할 것인지를 사용자가 지정할 수 있도록 설계하였다. Xilinx FPGA와 ARM9 프로세서를 장착한 플랫폼 보드를 사용하여 제안된 IP가 AMBA 표준에 근거하여 동작하는지를 검증하였다. $0.25{mu}m$ 표준 셀을 사용하여 이 회로를... -
Implementation of WLAN Baseband Processor Based on Space-Frequency OFDM Transmit Diversity Scheme
정윤호, 노승표, 윤홍일, 김재석, Jung. Yunho, Noh. Seungpyo, Yoon. Hongil, Kim. Jaeseok 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 8 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2005, Vol.42 No.5 55-62 (8 pages)
전송률의 $80\%$를 목표 throughput으로 설정 했을 때, SF-OFDM 기반 무선 LAN 시스템은 기존의 IEEE 802.11a 무선 LAN 시스템에 비해 약 5.95 dB의 SNR 이득과 3.98 미터의 coverage 이득을 얻을 수 있었다. 제안된 알고리즘이 적용된 SF-OFDM 무선 LAN 기저대역 프로세서는 하드웨어 설계 언어를 통해 설계되었으며, 0.18um 1.8V CMOS 표준 셀 라이브러리를 통해 합성되었다. 제시된 division-free 하드웨어 구조와 함께, 구현된 프로세서의 총 게이트 수는 약 945K개였으며, FPGA 테스트 시스템을 통해 실시간 검증 및 평가되었다. -
Depth-adaptive Sharpness Adjustments for Stereoscopic Perception Improvement and Hardware Implementation
Kim. Hak Gu, Kang. Jin Ku, Song. Byung Cheol 대한전자공학회 IEIE Transactions on Smart Processing and Computing 8 Pages
대한전자공학회 IEIE Transactions on Smart Processing and Computing 2014, Vol.3 No.3 110-117 (8 pages)
-
DSP-FPGA 구조를 갖는 다중경로 페이딩 채널 시뮬레이터 구현
이주현, 이찬길 한국음향학회 한국음향학회지= The journal of the acoustical society of Korea 7 Pages
한국음향학회 한국음향학회지= The journal of the acoustical society of Korea 2004, Vol.23 No.1 17-23 (7 pages)
본 논문에서는 TMS320C6414 DSP칩과 XC2VP30 FPGA칩을 사용한 페이딩 신호의 실시간발생에 대해 기술한다. 여기서 제시된 시뮬레이터는 플랫 페이딩 및 주파수 선택성 페이딩 채널의 일반적인 모델로 그 대상으로 하였으며 여러 다양한 채널 왜곡 현상을 모사할 수 있도록 설계되었다. 시뮬레이터는 다음 세가지 기본적인 채널 특성을 포함한다; 레일리 페이딩, log-normal shadowing, 주파수 선택성 페이딩. DSP의 연산부담을 최소로 하면서 이동 채널의 통계 특성을 재현하기 위해 multi-rate신호처리 기법이 사용되었다. 채널 파라미터... -
HMM(Hidden Markov Model) 기반의 견고한 실시간 립리딩을 위한 효율적인 VLSI 구조 설계 및 FPGA 구현을 이용한 검증
이지근, 김명훈, 이상설, 정성태, Lee. Chi-Geun, Kim. Myung-Hun, Lee. Sang-Seol, Jung. Sung-Tae 한국컴퓨터정보학회 韓國컴퓨터情報學會論文誌 9 Pages
한국컴퓨터정보학회 韓國컴퓨터情報學會論文誌 2006, Vol.11 No.2 159-167 (9 pages)
실시간 처리와 구현의 용이성을 위하여 본 논문에서는 립리딩 시스템을 이미지 획득 모듈, 특징 벡터 추출 모듈, 인식 모듈의 세 모듈로 분할하였다. 이미지 획득 모듈에서는 CMOS 이미지 센서를 사용하여 입력 영상을 획득하게 하였고, 특징 벡터 추출 모듈에서는 병렬 블록매칭 알고리즘을 이용하여 입력영상으로부터 특징벡터를 추출하도록 하였고, 이를 FPGA로 코딩하여 시뮬레이션 하였다. 인식 모듈에서는 추출된 특징 벡터에 대하여 HMM 기반 인식 알고리즘을 적용하여 발성한 단어를 인식하도록 하였고, 이를 DSP에 코딩하여... -
합성곱 신경망 연산 처리를 위한 ALU 설계
남기훈 인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 8 Pages
인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 2017, 제 7권 제 11호 84 879-886 (8 pages)
해결하고자 최근에 들어 기존 CPU 및 GPU보다 수 배에서 수십 배 높은 신경 네트워크 연산을 가속화하려는 연구가 활발이 이루어져 다양한 IPU 및 TPU가 개발되고 있다. 본 논문에서는 CNN의 다중 곱셈과 덧셈을 효과적으로 계산하기 위한 ALU를 제안한다. ALU 설계는 Verilog HDL을 사용하여 Xilinx VC-707 FPGA 보드에 구현하였다. 8비트 수정 Booth 곱셈기 25개를 정방행렬 구조로 설계하였으며 클럭당 200비트를 처리하게 하였다. 연산속도 향상을 위하여 연산기는 파이프라이닝을 이용한 병렬처리를 하였다. 실험은 MNIST의 숫자... -
이기종 컴퓨팅을 활용한 환율 예측 뉴럴 네트워크 구현
한성현, 이광엽 인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 9 Pages
인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 2017, 제 7권 제 11호 7 71-79 (9 pages)
두 과정을 거친다. 학습은 CPU를 활용했다. 검증에는 Verilog HDL로 작성된 RTL을 FPGA에서 동작 시켰다. 해당 뉴럴 네트워크의 구조는 입력 뉴런 네 개, 히든 뉴런 네 개, 출력 뉴런 한 개를 가진다. 입력 뉴런에는 미국 1달러, 일본 100엔, EU 1유로, 영국 1파 운드의 원화 가치를 사용했다. 입력 뉴런들을 통해 캐나다 1달러의 원화가치를 예측 했다. 환율을 예 측 하는 순서는 입력, 정규화, 고정 소수점 변환, 뉴럴 네트워크 순방향, 부동 소수점 변환, 역정규화, 출력 과정을 거친다. 2016년 11월의 환율을 예측한 결과 0.9원에서... -
A study of digital currency cryptography for business marketing and finance security
Tai-hoon Kim 인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 12 Pages
인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 2016, 제 6권 제 1호 36 365-376 (12 pages)
A medium of exchange is an intermediary used in trade or business to avoid the inconveniences of a pure barter system. While many things could be used as a medium of exchange in an economy, fiat money including currency bills and coins is the most common and generally accepted as a unit of account which is deemed to represent a standard and store of value. In engaging in e-commerce, people may opt to send money through money remittance agents or through banks for a fee. The Age of the Internet... -
Linear Prediction Analysis and Quantization for the Conjugate-Structure Algebraic-Code-Excited Linear-Prediction Speech Compression Algorithm
Marcus L. George 인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 12 Pages
인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 2012, 제 2권 제 1호 5 33-44 (12 pages)
QoS of a VoIP system. This paper presents the hardware implementation of the Linear Prediction (LP) Analysis and Quantization component of the Conjugate-Structure Algebraic-Code-Excited Linear-Prediction (CS-ACELP) speech compression algorithms. The LP Analysis and Quantization units were implemented in hardware using Xilinx 11.1 ISE, after which ITU-T test vectors were used to determine whether they were equivalent implementations of the LP Analysis and Quantization. The algorithmic delays of... -
Open-Loop Pitch Analysis for the Conjugate-Structure Algebraic-Code-Excited Linear-Prediction Speech Compression Algorithm
Geetam Singh Tomar, Marcus L. George 인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 10 Pages
인문사회과학기술융합학회 예술인문사회융합멀티미디어논문지 2011, 제 1권 제 1호 5 41-50 (10 pages)
VoIP system. This paper presents the hardware implementation of the Open-Loop Pitch Analysis component of the Conjugate-Structure Algebraic-Code-Excited Linear-Prediction (CS-ACELP) speech compression algorithms. The Open-Loop Pitch Analysis units were implemented in hardware using Xilinx 11.1 ISE, after which ITU-T test vectors were used to determine whether they were equivalent implementations of the Open-Loop Pitch Analysis. The algorithmic delays of hardware-implementations were obtained via... -
AF를 위한 피부색 영역의 얼굴 특징을 이용한 Face Detection 알고리즘 및 하드웨어 구현
정효원, 곽부동, 하주영, 한학용, 강봉순, Jeong. Hyo-Won, Kwak. Boo-Dong, Ha. Joo-Young, Han. Hag-Yong, Kang. Bong-Soon 한국해양정보통신학회 한국해양정보통신학회논문지 8 Pages
한국해양정보통신학회 한국해양정보통신학회논문지 2009, Vol.13 No.12 2547-2554 (8 pages)
입에 해당하는 음영의 픽셀수를 얼굴 특징으로 선택하였고, 얼굴 특징은 2,000개의 얼굴 샘플을 통하여 통계적으로 구하였다. 제안된 알고리즘은 하드웨어 설계 시, 하드웨어 자원의 효율성을 고려하여 영상의 중심에 가까운 두 명의 얼굴을 검출하게 하였다. 그리고 검출된 얼굴을 자동 초점의 관심 영역으로 이용하기 위하여 얼굴 영역을 사각형의 박스로 표시하였고, 영상에서 박스의 시작점과 끝점에 해당하는 위치를 출력하게 하였다. 하드웨어로 설계된 얼굴 검출 기능은 FPGA 보드와 모바일 폰 카메라 센서를 사용하여 검증하였다. -
통합된 구현 방식을 이용한 IEEE 802.11n MAC의 설계
정철호, 이선기, 정윤호, 김재석, Chung. Chul-Ho, Lee. Sun-Kee, Jung. Yun-Ho, Kim. Jae-Seok 한국통신학회 한국통신학회논문지. The Journal of Korea Information and Communications Society. 네트워크 및 서비스 8 Pages
한국통신학회 한국통신학회논문지. The Journal of Korea Information and Communications Society. 네트워크 및 서비스 2009, Vol.34 360-367 (8 pages)
MAC 프로토콜의 검증 및 네트워크 기반 시뮬레이션 과정과 소프트웨어 및 하드웨어의 설계 및 검증 과정이 분리되어 진행되던 방식과는 다르게 하나의 통합된 코드를 사용하여 네트워크 시뮬레이션과 시스템의 설계가 밀접한 연관성을 가질 수 있다. 제안된 방식을 통해 구현된 IEEE 802.11n MAC은 상위계층 MAC과 하위계층 MAC의 두 부분으로 구성되며, 각각은 표준에 새롭게 추가된 기능의 효율성을 높일 수 있게 그 기능을 구분하여 각각 소프트웨어와 하드웨어로 설계되었다. 설계된 MAC은 ARM 기반의 FPGA 보드를 통해 검증되었다. -
Pipe-line 구조를 갖는 Video Encoder 구현에 관한 연구
이인섭, 이완범, 김환용 한국컴퓨터산업교육학회 컴퓨터産業敎育學會論文誌 8 Pages
한국컴퓨터산업교육학회 컴퓨터産業敎育學會論文誌 2001, Vol.2 No.9 1183-1190 (8 pages)
디지털로 부호화하는데 기존과 다른 파이프라인 방식을 사용하도록 하였다. 부호화기의 전체 동작을 화소 클럭비에 따른 파이프라인 구조로 설계하여 각 하위 블록들의 동작 타이밍을 확보하여 시스템을 안정화시켰으며 고정된 계수와 곱셈의 경우 기존의 ROM 테이블 또는 곱셈기 방식을 사용하지 않고 쉬프트와 덧셈기 방식으로 설계함으로써 시스템의 복잡도를 줄이며 논리 게이트 수를 15%줄이는 효과를 보였다. 설계된 부호화기는 각각의 하위 블록으로 나누어 VHDL로 설계하였고, Max+plusII를 이용한 FPGA로 동작 확인을 하였다. -
이미지 센서에 의해 발생하는 노이즈 제거를 위한 영상의 조도에 따른 적응적 로컬 시그마 필터의 구현
김병현, 곽부동, 한학용, 강봉순, 이기동, Kim. Byung-Hyun, Kwak. Boo-Dong, Han. Hag-Yong, Kang. Bong-Soon, Lee. Gi-Dong 한국신호처리시스템학회 信號處理·시스템學會 論文誌 8 Pages
한국신호처리시스템학회 信號處理·시스템學會 論文誌 2010, Vol.11 No.3 189-196 (8 pages)
휘도에 따라 적응적으로 변화하도록 설계하여 고조도 영상에서는 윤곽선 추출을 수행하지 않으며, 저조도에서만 윤곽선을 추출하도록 하였다. 추출된 윤곽선을 판단하여 그에 해당하는 픽셀에 대해서만 Local Sigma Filter 알고리즘을 사용하여 노이즈 제거를 수행 하였다. 설계된 필터의 성능 검증을 위해 윈도우 테스트 프로그램을 제작하였다. 그리고 HDL을 사용해 하드웨어로 설계하였으며, FPGA Demonstration board와 $1280{ imes}720$ 이미지 사이즈, 30 frame/sec의 성능을 갖는 HD급 CMOS 이미지 센서를 사용해 하드웨어로... -
디지털 방송 콘텐츠 저작권 보호를 위한 실시간 워터마크 삽입 시스템 구현
정용재, 박성모, 김종남, 문광석, Jeong. Yong-Jae, Park. Sung-Mo, Kim. Jong-Nam, Moon. Kwang-Seok 한국신호처리시스템학회 信號處理·시스템學會 論文誌 6 Pages
한국신호처리시스템학회 信號處理·시스템學會 論文誌 2009, Vol.10 No.2 100-105 (6 pages)
방송용 디지털 콘텐츠의 저작권 보호를 위한 워터마킹은 실시간 처리가 가능하도록 만들어져야한다. 본 논문에서는 HD/SD 디지털 방송의 저작권 보호를 위한 실시간 비디오 워터마킹 칩 및 시스템을 제안한다. 제안한 칩은 ALTERA사의 STRATIX칩을 사용하여 하드웨어에 최적화된 워터마크 삽입 알고리듬을 이용하여 구현하였고, HD/SD 비디오 신호처리를 위한 시스템은 GENNUM사의 GS1560A와 GS1532를 사용하여 구현하였다. 구현 결과 원본 비디오와 워터마크 삽입된 비디오의 주관적인 화질에 대한 측정을 하였을 경우 워터마킹 때문에... -
Group Delay를 이용한 모바일 기기용 고성능 해상도 확대기의 하드웨어 구현
김주현, 박정환, 최원태, 강봉순, Kim. Joo-Hyun, Park. Jung-Hwan, Choi. Won-Tae, Kang. Bong-Soon 한국신호처리시스템학회 信號處理·시스템學會 論文誌 8 Pages
한국신호처리시스템학회 信號處理·시스템學會 論文誌 2007, Vol.8 No.3 163-170 (8 pages)
성능을 가지면서 하드웨어 구조를 간단히 하여 모바일 기기 등에 쉽게 적용이 가능하도록 설계하였다. 기존 polyhpase 필터는 해상도 확대시 영상을 흐릿하게 하는 blurring 노이즈가 발생하는 문제점을 가지고 있었다. 그래서 입력 신호의 고주파 성분을 증폭시키도록 Polyphase 필터를 boost-up 필터로 수정하여 보다 선명한 결과를 얻을 수 있었다. 본 논문에서 제안하는 polyphase scaler는 Xilinx Virtex2 FPGA를 이용하여 하드웨어 검증을 수행하였다. 제안된 polyphase scaler는 핸드폰 카메라의 디지털 줌으로 사용되어 질 수... -
휴대디지털 기기를 위한 소형화된 TV-out 비디오 프로세서의 구현
이성목, 장원우, 하주영, 김주현, 강봉순, Lee. Sung-Mok, Jang. Won-Woo, Ha. Joo-Young, Kim. Joo-Hyun, Kang. Bong-Soon 한국신호처리시스템학회 信號處理·시스템學會 論文誌 7 Pages
한국신호처리시스템학회 信號處理·시스템學會 論文誌 2006, Vol.7 No.4 207-213 (7 pages)
필터가 필요한데, 표준(ITU-R BT.470)에서 권장하는 anti-cloche 필터의 특성이 아주 예리해서 디지털로 설계하기가 용이하지 않다. 이에 본 논문에서는 anti-cloche 필터의 특성을 설계하기 쉽도록 바꾸고, 표준에서 요구하는 결과와 동일하도록 수정된 변조 방법을 제안한다. 각종 휴대용 디지털 기기는 내장 배터리로 동작되므로 소비전력을 줄이기 위하여 출력모드에 따른 파워소비를 가변하도록 하였다. 제안된 비디오 프로세서는 Altera사의 FPGA APEX20K1000EBC652-3과 삼성 LCD-TV를 이용하여 실시간 검증을 수행하였다. -
감소된 하드웨어 구조를 가지는 고성능 색조 변환 시스템의 설계 및 구현
문오학, 이호남, 이봉근, 강봉순, 홍창희 한국신호처리시스템학회 信號處理·시스템學會 論文誌 8 Pages
한국신호처리시스템학회 信號處理·시스템學會 論文誌 2001, Vol.2 No.4 1-8 (8 pages)
색 온도를 구하기 위해서는 2-D 조명 색조 좌표에 의한 색 온도 계산 알고리즘을 필요로 한다. 그러나 20D 조명 색도 좌표 계산에 의해 색 온도 알고리즘을 채택하면 하드웨어 부담이 매우 큰 문제점이 있다. 그러므로 본 논문에서는 2-D 색 온도 알고리즘의 성능을 유지하면서, 하드웨어 복잡도를 감소시킬 수 있는 1-D 조명 색도 좌표에 의해 색 온도 계산 방법을 제안한다. 본 논문에서는 제안한 방법은 Xilinx Virtex FPGA XCV 2000E-6BG560을 이용하여 65MHz의 고속 동작과 1344*806의 고해상도를 가지는 fLCD-TV 시스템에서... -
단일 칩 8비트 마이크로컨트롤러의 설계 및 구현
안정일, 박성환, 권성재, Ahn. Jung-Il, Park. Sung-Hwan, Kwon. Sung-Jae 한국산업정보학회 한국산업정보학회논문지 10 Pages
한국산업정보학회 한국산업정보학회논문지 2006, Vol.11 No.4 72-81 (10 pages)
FPGA로 구현했다. 기존의 마이크로컨트롤러 관련 연구에서는 기능적 시뮬레이션까지만 했기나, 인터럽트 기능이 없든지, 하드웨어로 구현을 하지 않았었다. 본 논문에서는 데이터 이동, 논리, 가산 연산 및 분기, 점프 연산을 실행할 수 있도록 해 간단한 연산 및 제어용도에 적합하도록 하였고, 스택, 외부 인터럽트 기능을 지원하도록 해 그 자체로서 완전한 마이크로컨트롤러가 되도록 하였다. 타이밍 시뮬레이션으로 검증 후 제작 과정을 통해, 설계된 마이크로컨트롤러가 정상적으로 동작함을 확인하였다. 심지어 프로그램 ROM까지도... -
저연산을 위한 수정된 3차 회선 스케일러 구현
전영현, 윤종호, 박진성, 최명렬, Jun. Young-Hyun, Yun. Jong-Ho, Park. Jin-Sung, Choi. Myung-Ryul 한국멀티미디어학회 멀티미디어학회논문지 8 Pages
한국멀티미디어학회 멀티미디어학회논문지 2007, Vol.10 No.7 838-845 (8 pages)
위한 수정된 3차 회선(Cubic Convolution) 스케일러를 제안하였다. 제안된 기법은 기존의 3차 회선 기법보다 적은 연산량을 가진다. 연산량을 감소시키기 위해 인접 화소의 차이값을 이용한 보간 기법을 선택하였고, 기존 3차 회선 기법의 3차 함수를 선형 함수로 변경하였다. 제안된 기법의 가중치를 계산하기 위해 덧셈기와 베럴 쉬프트(Barrel Shift)를 사용하였다. 제안된 기법은 기존의 기법과 연산량 그리고 화질에 대하여 비교하였다. 제안된 기법은 HDL로 설계 및 검증을 하였고, Xilinx Virtex FPGA을 사용하여 합성하였다.
