- 합성곱 신경망 연산 처리를 위한 ALU 설계
- A design of the ALU for Convolution Neural Network of operation processing
- ㆍ 저자명
- 남기훈
- ㆍ 간행물명
- 예술인문사회융합멀티미디어논문지
- ㆍ 권/호정보
- 2017년|7권 11호(통권37호)|pp.879-886 (8 pages)
- ㆍ 발행정보
- 인문사회과학기술융합학회|한국
- ㆍ 파일정보
- 정기간행물|KOR| PDF텍스트(0.6MB)
- ㆍ 주제분야
- 사회과학
이미지 인식 분야에서 탁월한 성능을 보이는 합성곱 신경망 CNN(Convolution Neural Network) 알고리즘은 많은 양의 연산 처리를 필요로 하고 있으며 데이터 학습이 누적될 때 마다 많은 학습 시 간이 소요된다. 그러한 문제점을 해결하고자 최근에 들어 기존 CPU 및 GPU보다 수 배에서 수십 배 높은 신경 네트워크 연산을 가속화하려는 연구가 활발이 이루어져 다양한 IPU 및 TPU가 개발되고 있다. 본 논문에서는 CNN의 다중 곱셈과 덧셈을 효과적으로 계산하기 위한 ALU를 제안한다. ALU 설계는 Verilog HDL을 사용하여 Xilinx VC-707 FPGA 보드에 구현하였다. 8비트 수정 Booth 곱셈기 25개를 정방행렬 구조로 설계하였으며 클럭당 200비트를 처리하게 하였다. 연산속도 향상을 위하여 연산기는 파이프라이닝을 이용한 병렬처리를 하였다. 실험은 MNIST의 숫자 이미지 데이터베이스를 대상으로 GPU와 제안한 구조를 비교하여 합성곱 신경망 처리 연산 시간을 측정하여 성능 검증 확인 하였다.
The CNN algorithm exhibits excellent performance in image recognition but requires a large amount of computation processing and requires a lot of learning time each time data learning is accumulated. To solve such problems, recently various IPU and TPU have been develop to accelerate the neural network operation which is several times to several tens times faster than conventional CPU and GPU. In this paper, we propose an ALU for efficient multiplication and addition of CNN. ALU design was implemented on the Xilinx VC-707 FPGA board using Verilog HDL. Twenty five 8bit modified booth multipliers were designed with a square matrix structure and processed 200 bits per clock. In order to improve the computation speed, the arithmetic unit performs parallel processing using pipelining. Experiments were performed to verify the performance of the GPU and proposed structure MNIST 's numerical image database by comparing and measuring the computation time of the composite neural network processing.
1. 서론 2. 합성곱 처리를 위한 ALU 모델링 3. 실험 및 결과 4. 결론 References