기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
이산 선형시스템에서의 피이드백 조정기 및 신호상태 추정기의 해석적 설계
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 이산 선형시스템에서의 피이드백 조정기 및 신호상태 추정기의 해석적 설계
저자명
고명삼
간행물명
전기학회지= The Processing of the Institute of Electrical Engineers
권/호정보
1972년|21권 3호|pp.19-30 (12 pages)
발행정보
대한전기학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

This paper deals with an analytic design of feedback regulator and signal state estimator in discrete linear systems. On the way of developing the deadbeat regulator, some necessary conditions for control policy have been derived, it is proved that the q periods delay in the control causes q periods delay in the point at which deadbeat response occurs. We have derived some relations such that the eigenvalue of system plant can be arbitrarily changed by the characteristics of minor loop compensator which is introduced in feedback path. And also we show that the signal state estimator which estimates the state of given signal sequence must satisfy some conditions. Theorems and conclusions are described with some simplel nontrivial numerical examples and signal state tracking application problems.