기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
오동작 특정이 쉬운 논리회로의 설계방식 연구
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 오동작 특정이 쉬운 논리회로의 설계방식 연구
저자명
김용득
간행물명
電子工學會誌
권/호정보
1981년|18권 3호|pp.52-57 (6 pages)
발행정보
대한전자공학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

본 논문은 회로의 복잡성이 증가됨에 따른 신뢰도와 개선과 유지보수에 대한 효율성을 높이기 위한 연구로서 측정이 가능한 작은 회로 블럭을 모듈 단위로 설계하여 이들의 조합으로 디지틀 시스템을 구성하였다. 이는 측정상에 신호 발생기와 신호 해석기가 필요치 않고 모듈 단위로 완전 측정되기 때문에 높은 신뢰도와 짧은 측정 시간을 갖는다.

기타언어초록

This paper deals with the development of a design approach to generate easily testable complex digital systems. As the technique is based on small testable building blocks (submodule) with the exhaustive testing circuits, it is not necessary for any automatic test equipment and signature analyzer. As a result ,the test time which is determined not by circuit complexity but sixte of the tarprest submodule, is not exhaustive and also, the circuit reliability is very high.