현재까지 개발된 RISC 프로세서들은 다음과 같은 공통적 특징을 갖는다. 첫째, 기본적인 연산들은 모두 레지스터간에 이루어지며, 메모리에 접근하는 명령어로 LOAD 와 STORE만이 제공된다. 명령어들의 기능이 간단하기 때문에 명령어 수행 주기(instruction execution cycle)가 짧다. 둘째, 연산 방식과 주소 지정 방식이 간단하다. 예를 들어 RISC I, II의 경우 주소 지정 방식은 indexed mode와 PC-relative mode만 허용되며, 그 밖의 다양한 주소 지정 방식은 위의 두 방식의 응용을 통하여 제공된다. 셋째, 명령어 형식(instruction format)이 단순하다. 모든 명령어에 대하여 레지스터 피연산자(operand)의 위치가 고정되어 있으므로, 레지스터에 대한 접근과연산자(op code)에 대한 해독(decoding)이 동시에 수행될 수 있다. 넷째, RISC에서 명령어 수행시 발생하는 분기는 명령어들의 파이프라인 방식의 수행을 파기하지 않는다. 이는 프로세서 수행 속도 향사에 큰 역할을 담당한다. 다섯째, CISC에 비하여 RISC의 하드웨어 구조가 단순하기 때문에, 칩 설게 주기가 짧다. 한편 최근까지 개발된 RISC 프로세서들은 CISC 프로세서들에 비해 다음과 같은 문제점들을 내포하고 있다. 첫째, RISC 개념은 소프트웨어들을 하드웨어로 대체하여 수행 성능을 향상시키려는 일반적 추세에 역행한다. 둘재, 자료 처리 및 과학 계산 등의 모든 응용에 효율적인 RISC 구조를 설정한다는 것은 쉽지 않다. 각 응용 분야의 특성에 따라 가장 효율적인 RISC 구조가 독특하게 설정될 수 있으므로, 마이크로 프로그램 기법을 사용하는 것이 훨씬 더 효율적일 수 있다. 셋째, RISC 프로그램은 CISC 프로그램에 비해 훨씬 크다. 따라서 RISC는 훨씬 많은 메모리를 필요로 한다.