- 상태합성기 설계를 위한 상태 CHDL 기술 및 기호최소화 알고리듬개발
- ㆍ 저자명
- 김희석,Kim. Hi-Seok
- ㆍ 간행물명
- 전자공학회논문지
- ㆍ 권/호정보
- 1989년|26권 5호|pp.127-136 (10 pages)
- ㆍ 발행정보
- 대한전자공학회
- ㆍ 파일정보
- 정기간행물| PDF텍스트
- ㆍ 주제분야
- 기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
상태합성기를 설계하기 위해 상태 CHDL 기술 및 기호간소화 알고리듬을 제안하였다. 상태 CHDL은 PLA에 의한 FSM설계에 매우 적합하며 제안된 기호간소화 알고리듬은 단일큐브포함, 1거리병합 알고리듬을 이용하였다. BOLD 논리최소화 tool을 이용한 상태합성의 절차를 교통신호제어기 등의 예를 들어 설명하였다.
A Symbolic cover Minimization Algorithm and State CHDL Description for Finite State Machine Synthesizer are Presented. State CHDL are used for design of PLA based finite state machine, also the symbolic cover minimization algorithms are based upon single cube containment and distance 1 merging algorithms. The procedure for state machine synthesizer has been applied to practical example, including traffic light controller by using Boulder Optimal Logic Design System.