본 연구에서는 연구교육용 CAD 툴을 이용하여 이차원 디지탈필터를 설계 하고 모의 실험을 수행하였다. 이차원필터는 크게 일차원 디지탈필터와 선메모리 (line memory)로 구성되어있다. 일차원 디지탈필터에서의 속도 개선을 위하여 곱셈은 CSD (Canonical Signed Digit) 형태로 주어진 필터계수에 의하여 선이동방식 으로 수행 하며, 덧셈에는 CSA(carry-save adder)와 MA(Manchester adder)를 사용 하였다. 설계된 디지탈필터는, VHDL 모의실험의 경우 30 Mhz까지 동작하였으며, Berkeley CAD 툴에 의한 레이아웃 설계를 수행하여 IRSIM에 의하여 정상적인 동작을 확인하였다.
In this work, two-dimensional FIR digital filter is designed and simulated using research and educational CAD tools. The two-dimensional digital filter consists mainly of one-dimensional digital filter and line memory. To speed up one-dimensional digital filter, multiplications are carried out on the basis of hardwired-shifting methods by the digital filter coefficients represented in CSD formats, while carry-save adder and Manchester adder are used in addition. It is found that the designed digital filter operates up to 30 Mhz in VHDL simulation and operates normally in IRSIM simulation for the layout made by Berkeley CAD tools.
