본 논문은 1치 논리 시뮬레이션 환경에서 효율적인 헤저드 분석을 위한새로운 TRF( Transition Rise/Fall)지연모델을 제안한다. 주어진 회로에 있어서 헤저드 분석을 수행 하기 위해 우선 응답시간 지연과 천이시간 지연을 허용하는 5치 논리 시뮬레이터 에 의해서 타이밍 분석이 수행되고, 이미 수행된 타이밍 관계를 조사하므로써 헤저드 를 검출할 수 있다.몇 개의 예제회로에 대해서 시뮬레이션을 수행한 결과를 통하여 제안한 방법을 실용성을 입증하였다.
This paper proposes a new TRF(Transition RiseFall)delay model for the effcient hazard analysis in a 5-valued logic sumulation enviroment.For the hazzard for a given logic circuit, the timing analysis is first performed by means of a 5-valued logic simulator which uses the TRF delay model which incorporates the response delay for a reponse state with the transition delay for a transition state of an elment, and then hazards are detected through investigating timing relations.Simulation examples and experimental results are also given to demostrate the pradticability of the proposed methods.
