- 10Gb/s FPLL 방식 클럭/데이터 재생회로 설계 및 제작
- Design and Fabrication of 10Gb/s FPLL Clock and Data Regeneration Circuit
- ㆍ 저자명
- 송재호,유태환,박창수,Song. Jae-Ho,Yoo. Tae-Hwan,Park. Chang-Soo
- ㆍ 간행물명
- 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics S. S
- ㆍ 권/호정보
- 1998년|12호|pp.1-7 (7 pages)
- ㆍ 발행정보
- 대한전자공학회
- ㆍ 파일정보
- 정기간행물| PDF텍스트
- ㆍ 주제분야
- 기타
