- 전도성 유전기판을 이용한 다층기판에서의 Simultaneous Switching Noise 감소 기법
- ㆍ 저자명
- 김성진,전철규,이해영
- ㆍ 간행물명
- 마이크로전자 및 패키징 학회지
- ㆍ 권/호정보
- 1999년|6권 4호|pp.9-14 (6 pages)
- ㆍ 발행정보
- 한국마이크로전자및패키징학회
- ㆍ 파일정보
- 정기간행물| PDF텍스트
- ㆍ 주제분야
- 기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
본 논문에서는 고속 디지털 회로에서 발생하는 Simultaneous Switching Noise (SSN)를 감소하기 위한 다층 기판 구조를 제안하고 시간 영역 시간 차분법 (Finite Difference Time Domain Method)을 이용하여 그 효과를 확인하였다. 제안된 구조는 전원 평면과 접지 평면사이에 전도성 유전체를 전체 또는 부분적으로 삽입한 구조로 혼신 전압파의 크기를 각각 최대 85%, 55% 까지 줄일 수 있어 고속 고성능 디지털 시스템 구현에 효과적으로 적용될 수 있다.
In this paper, we proposed a simultaneous switching noise (SSN) reduction technique in multi-layer boards (MLB) for high-speed digital applications and analyzed it using the Finite Difference Time Domain (FDTD) method. The new structure using conductive dielectric substrates is effective for the reduction of SSN couplings and resonances. The uniform insertion of the conducive layer reduced the SSN coupling and resonance by 85% and the partial insertion only around the edges reduced by 55% respectively.