본 논문에서는 광대역 CDMA 무선 가입자망 시스템에서 초기 동기획득을 위한 단말기용 고속 탐색기의 새로운 하드웨어 구조를 제안한다. 제안된 고속 탐색기는 이중 적분 직렬 동기 획득 알고리즘을 사용하였고, 고속의 동기 획득을 위해 N개의 능동 상관기로 구성되었다. N개의 능동 상관기는 하드웨어 복잡도의 증가를 줄이기 위해서 하나의 에너지 계산기를 순차적으로 사용하는 파이프라인 기법으로 설계되었다. 제안된 무선 가입자망 시스템 단말기용 고속 탐색기는 광대역 무선 가입자망 규격에 맞게 VHDL로 설계되었고, JTC Wideband 채널 환경에서 검증되었다. 제안된 고속 탐색기의 평균 동기획득 시간은 상관기를 16개 사용하였을 때, 단말기가 처음 설치된 경우는 약 40초이었고, 단말기가 고정된 경우는 약 0.16초였다. 검증된 고속 탐색기는 LG의 0.6㎛ 라이브러리를 이용하여 게이트 수준으로 합성되었고, 합성된 탐색기의 게이트 수는 상관기가 16개 일 때 15.8K였다.
In this paper, we propose new hardware architecture of a fast searcher for an initial code acquisition in wideband CDMA wireless local loop systems. The proposed searcher uses double-dwell serial search algorithm and has N active correlators for the high performance code acquisition. Since the N active correlators are designed with pipelined architecture, it is possible to reduce the hardware complexity with only one energy calculation. Our architecture is designed using VHDL to meet wideband CDMA wireless local loop standard and verified under JTC wideband channels. Average code acquisition time of the proposed fast searcher which has 16 correlators is about 40 seconds in case of initial installation and 0.16 seconds when a base station is known. The verified fast searcher is synthesized with in $0.6mu extrm{m}$ LG library. The synthesized searcher has 15.8K rates when the number of 4he correlators is 16.
