기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
어닐링 기능을 갖는 셀룰러 신경망 칩 설계
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 어닐링 기능을 갖는 셀룰러 신경망 칩 설계
  • Design of CNN Chip with Annealing Capability
저자명
유성환,전흥우
간행물명
電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C
권/호정보
1999년|11호|pp.46-54 (9 pages)
발행정보
대한전자공학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

셀룰러 신경망 셀의 출력값은 각 셀의 초기 상태값에 따라서 국부적 최소점으로 안정화될 수 있으므로 출력값에 오류를 가져을 수 있다. 이에 본 논문에서는 각 셀의 초기 상태값에 관계없이 출력값이 전역적 최소점 도달하여 정확한 출력이 보장되도록 하는 어닐링 기능을 갖는 6×6 셀룰러 신경망을 설계하였다. 이 칩은 0.8㎛ CMOS 공정으로 설계하였다. 설계된 칩은 약 15,000여개의 트랜지스터로 구성되며 칩 면적은 약 2.89×2.89㎟이다. 설계된 회로를 이용한 윤곽선 추출 및 hole filling에 대한 시뮬레이션 결과에서 어닐링이 되지 않은 경우에서 출력값에 오류를 일으킬 수 있지만 어닐링 기능을 갖는 경우에는 오류가 발생하지 않는 것을 확인하였다. 시뮬레이션에서 어닐링 시간은 3μsec로 하였다.

기타언어초록

The output values of cellular neural networks would have errors because they can be stabilized at local minimums depending on the initial states of each cell. So, in this paper, we design the $6 imes6$cellular neural networks with annealing capability which guarantees that the outputs reaches the global minimum to have correct output values independent of the initial states of each cell. This chip is designed using a $0.8mu extrm{m}$ CMOS technology The designed chip contains about 15,000 transistors and the chip size is about $2.89 imes2.89 extrm{mm}^2$. The simulation results of edge extraction and hole filling using the designed circuit show that the outputs values would have errors in un-annealed case, but not in annealed case. In the simulation, the annealing time of $3musec$ is employed.