본 연구에서는 Ge PAM이 선폭 미세화에 따른 C54 실리사이드화 및 실제 CMOS 트랜지스터 접합부에서의 각종 전기적 특성에 미치는 영향을, As PAM과의 비교를 통하여 관찰하였다. 평판 상에서 각 PAM 및 기판의 도핑 상태에 따른 Rs의 변화량을 측정하였으며, 각 PAM 방식은 기존의 살리사이드 TiSi$_2$에 비해 개선된 C54 형성 효과를 보였다. 특히, Ge PAM은 n+ 기판에서 As PAM보다 효과적인 실리사이드화를 보였고, 이 경우 XRB 상에서도 가장 강한 (040) C54 배향성을 나타내었다. ~0.25$mu extrm{m}$ 선폭 및 n+ 접합층에서 기존 방식에 비해 As과 Ge PAM은 각각 ~85,66%의 개선된 바저항을 보였으며, P+ 접합층에서는 As과 Ge PAM 모두 62~63% 정도의 유사한 Rs 개선 효과를 보였다. 콘택 저항에서도 각 콘택 크기 별로 바저항(bar resistance) 개선과 같은 경향의 PAM 효과를 관찰하였으며, 모든 경우 10 $Omega$/ct. 이하로 양호한 결과를 보였다. 누설 전류는 area 형 패턴에서는 모든 공정 조건에서 <10E-14A/$mu extrm{m}^{2}$ 이하로, edge 형에서는 특히 P+ 접합부에서 As 또는 Ge PAM 적용 시 <10E-13 A/$mu extrm{m}^{2}$ 이하로 다소 누설 전류를 안정화시키는 결과를 보였다. 이러한 결과는 XTEM에 의해 관찰된 바 Ge PAM 적용 시 기존의 경우에 (PAM 적용 안한 경우) 비해 유사한 평활도의 TiSi$_2$박막 형상과 일치하였으며, 또한 본 실험의 Ge PAM 이온주입 조건이 접합층에 손상을 주지 않는 범위에서 적정화되었음을 제시하였다
We studied the effects of Ge preamorphization (PAM) on 0.25$mu extrm{m}$ Ti-salicide junctions using comparative study with As PAM. For each PAM schemes, ion implantations are performed at a dose of 2E14 ion/$ extrm{cm}^2$ and at 20keV energy using $^{75}$ /As+and GeF4 ion sources. Ge PAM showed better sheet resistance and within- wafer uniformity than those of As PAM at 0.257m line width of n +/p-well junctions. This attributes to enhanced C54-silicidation reaction and strong (040) preferred orientation of the C54-silicide due to minimized As presence at n+ junctions. At p+ junctions, comparable performance was obtained in Rs reduction at fine lines from both As and Ge PAM schemes. Junction leakage current (JLC) revels are below ~1E-14 A/$mu extrm{m}^{2}$ at area patterns for all process conditions, whereas no degradation in JLC is shown under Ge PAM condition even at edge- intensive patterns. Smooth $TiSi_2$ interface is observed by cross- section TEM (X- TEM), which supports minimized silicide agglomeration due to Ge PAM and low level of JLC. Both junction break- down voltage (JBV) and contact resistances are satisfactory at all process conditions.
