[ $GF(2^m)$ ]의 기약 3항식인 $x^m+x+1$을 이용한 승산기 알고리즘은 Mastrovito에 의해 제안되었다. 본 논문에서는 기약 3항식 $x^m+x+1$에서 1<n<m/2을 만족하는 승산기를 구성하였으며, 승산 연산부와 원시 기약다항식 연산부, mod 연산부로 구성하였다. 승산 연산부는 타 논문과 비교하기 위하여 기존 논문의 알고리즘을 이용하였으며 mod 연산부는 원시 기약 다항식 연산부의 연산 결과를 적용할 수 있게 구성하였다. 특히 원시 기약 다항식은 승산 연산부의 연산 과정에서 필연적으로 발생되는 m차 이상의 항을 m-1차 이하의 항으로 표현하기 위하여 필요하다. 따라서 본 논문에서는 $GF(2^m)$상의 원시 기약 3 항식을 전개하여 회로를 간략화 하였으며, 제안된 승산기 설계는 규칙적이며 모듈러 구조, 그리고 간단한 제어신호를 요하기 때문에 VLSI 실현이 용이하다고 사료된다.
The multiplication algorithm using the primitive irreducible trinomial $x^m+x+1$ over $GF(2^m)$ was proposed by Mastrovito. The multiplier proposed in this paper consisted of the multiplicative operation unit, the primitive irreducible operation unit and mod operation unit. Among three units mentioned above, the Primitive irreducible operation was modified to primitive irreducible trinomial $x^m+x+1$ that satisfies the range of 1<n<m/2. The multiplicative operation unit was adopted from an existing algorithm. The results or the primitive irreducible operation unit and the multiplicative operation unit were used for computing the mod operation unit. The primitive irreducible polynomial would be better if the size of the result or multiplication operation unit in the process or converting $x^m,{cdots},x^{2m-2};to;x^{m-1},{cdots},x^0$ is reduced. In this paper, the primitive irreducible polynomial was reduced to the primitive irreducible trinomial proposed. As a result of this reduction, the primitive irreducible trinomial reduced the size of circuit. In addition, the proposed design of multiplier was suitable for VLSI implementation because the circuit became regular and modular in structure, and required simple control signal.
