본 논문에서는 고속 무선 LAN을 위한 MAC 프로토콜 프로세서 프로토타입의 설계 및 구현에 관해 기술하였다. 설계된 프로토콜 프로세서는 5GHz OFDM 물리계층과 인터페이스를 가진다. 먼저 IEEE 802.11 무선 LAN의 MAC 프로토콜 분석을 토대로 하드웨어와 펌웨어로 구현할 MAC 프로토콜 기능들을 분리하고 프레임 단위의 송수신 요구 처리가 가능한 RISC 프로세서와의 인터페이스 및 OFDM 물리계층과의 직렬전송 인터페이스를 설계하였다. 또한， MAC 프로토콜의 고속 처리를 위해 프로토콜 제어기능 및 송수신 기능을 하드웨어로 구현하였다. 개발된 MAC 하드웨어 블록은 10 MHz 주클록에서 동작하며, 이는 물리계층과의 정보교환이 옥텟 단위임을 고려할 때 물리계층에서의 속도 80Mbps에 해당한다. 설계된 FPGA MAC 기능 칩은 역시 본 연구에서 개발된 무선 LAN 시스템 프로토타입 보드에 실장되며, 다양한 DCF 기능에 대한 검증 결과 정상적으로 동작함을 확인하였다.
Design and implementation of the MAC protocol processor prototype for high speed wireless LAN, which has interface with 5GHz OFDM PHY layer, is presented. We analyze the IEEE 802.11 MAC protocol specification and then separate the MAC protocol functions to be implemented by hardware and firmware and define the interface in which frames can be exchanged. That is, it is considered that high speed queue processing and interfaces with RISC processor and OFDM PHY layer. Protocol control and transmission/reception functions of the MAC functions are implemented in hardware in order to guarantee high speed processing in MAC layer. The developed MAC hardware block operates at 10MHz main clock. Therefore, transmission rate in PHY layer is about 80Mbps because data transmission/reception between MAC layer and PHY layer is performed as unit of octet. The designed FPGA MAC function chip has been implemented in wireless LAN test board and it is verified that DCF function is operated correctly.
