본 논문은 레이더 시스템이나 위성 통신용으로 사용되어지는 LVA(Logarithmic Video Amplifier) 설계에 관한 내용이다. 제안된 LVA는 입력단, 증폭단, 그리고 출력단으로 나뉘어진다. 넓은 동작 영역과 고속특성을 갖도록 새로운 직 ${cdot}$ 병렬 구조를 제안하였으며 LVA와 전단인 Detector Diode와의 입력 범위 조절을 위하여 새로운 입력단을 설계하였다. 제안된 LVA는 1.5 um, 2-poly, 2-Metal, n-well, BiCMOS, 공정을 사용하였으며, 유효 칩 면적은 1310 um x 1540 um 고 10V 전압에서 190 mW 의 전력 소모를 나타내었다. 모의 실험 및 측정을 통하여 60 dB의 동작영역과 100 ns의 falling time을 나타내었다.
In this paper, a Logarithmic Video Amplifier(LVA) for radar system or satellite communications is described. The proposed LVA is composed of a input stage, amplification stage, and output stage. As well as a novel series-parallel architecture is proposed for the purpose of wide dynamic range and high speed operation, a newly developed input stage is designed in order to control the voltage level between LVA and detector diode. The LVA is fabricated with a 1.5um 2-poly 2-metal n-well Bi-CMOS technology, and the chip area is 1310 um x 1540 um. From the experimental results, it consumes 190 mW at 10V power supply, the chip has 60 dB dynamic range and 100ns falling time.
