고해상도의 윤곽검출 시각칩을 제작하기 위해 윤곽검출 회로의 수를 증가시킬 경우 소비전력 문제 및 회로를 탑재할 칩의 크기를 고려하지 않으면 안된다. 칩을 구성하는 단위회로의 수적 증가는 소비전력의 증가와 더불어 대면적을 요구하게 된다. 소비전력의 증가와 CMOS 생산 회사에서 제공하는 칩의 크기가 수 십 $mm^2$이라는 조건은 결국 단위회로의 수적 증가를 제한하게 된다. 따라서 본 연구에서는, 고해상도의 윤곽검출 시각칩 구현을 위한 윤곽검출 회고의 수적 증가에 따른 전력소비의 최소화 방법으로 전자스위치(electronic switch)가 내장된 윤곽검출 회로를 제안하고, 제한된 칩의 면적에 더 많은 윤곽검출 회로를 넣기 위해 시세포 역할의 광검출 회로와 윤곽검출 회로를 분리하여 구성하는 방법을 적용하였다. $128{ imes}128$ 해상도를 갖는 광검출 회고가 $1{ imes}128$의 윤곽검출 회고를 공유하여 동일한 칩 면적에 향상된 해상도를 갖는 칩을 설계하였다. 설계된 칩의 크기는 $4mm{ imes}4mm$이고, 소비전력은 SPICE 모의실험을 통해 약 20mW가 됨을 확인하였다.
The problem of power consumption and the limitation of a chip area should be considered when the pixel number of the edge detection circuit increases to fabricate a vision chip for edge detection with high resolution. The numeric increment of the unit circuit causes power consumption to increase and require a larger chip area. An increment of power consumption and a limitation of chip area with several ten milli-meters square supplied by the CMOS foundry company restrict the pixel numbers of the edge detection circuit. In this paper, we proposed a electronic switch to minimize the power consumption owing to the numeric increment of the edge detection circuit to realize a vision chip for edge detection with high resolution. We also applied a method by which photodetector and edge detection circuit are separated to implement a vision chip with a higher resolution. The photodetector circuit with $128{ imes}128$ pixels uses a common edge detection circuit with $1{ imes}128$ pixels so that resolution was improved at the same chip area. The chip size is $4mm{ imes}4mm$ and the power consumption was confirmed to be about 20mW using SPICE.
