본 논문에서는 자동 온도 보상 기법을 사용한 on-chip CMOS 내부 전원 전압 발생기를 제안하였다. PMOSFET의 경우, 게이트 바이어스 저압에 따라 온도의 변화에 대한 소오스-드레인간 전류 특성이 달라진다. 제안된 내부 전원 전압 발생기는 서로 다른 게이트 바이어스 전압에 두 개의 PMOSFET를 놓고, 이의 온도에 대한 서로 상이한 소오스-드레인간 전류 특성을 이용하여 내부 전원 전압 발생기 전체의 온도 의존도를 줄였다. 제안된 회로는 동부-아남 $0.18{mu}m$ 공정을 이용하여 제작되었으며 측정 결과로 내부 전원 전압은 $-10^{circ}C{sim}100^{circ}C$의 범위에서 $-0.49mV/^{circ}C$의 온도 의존도를 보였으며 $2.2V{sim}4.0V$의 동작 범위에서 외부 전압에 대하여 내부 전원 전압의 변화는 6mV/V를 나타내었다. 전체 전류소모는 $1.1{mu}A@2.5V$로 저전력을 구현할 수 있었다.
An on chip voltage down converter (VDC) using the self temperature-compensation techniques is proposed. At a different gate bias voltage, PMOSFET shows different source to drain current characteristic according to the temperature variation. The proposed VDC can reduce its temperature dependency by the source to drain current ratio of two PMOSFET with different gate bias respectively. Proposed circuit is fabricated in Dongbu-anam $0.18{mu}m$ CMOS process and experimental results show its temperature dependency of $-0.49mV/^{circ}C$ and external supply dependency of 6mV/V. Total current consumption is only $1.1{mu}A@2.5V$.
