본 논문에서는 0.2$mu$m CMOS 공정을 사용하여 무선 LAN 응용을 위한 이중대역 주파수 합성기를 설계하였다. 회로 설계시 저전력 특성에 중점을 두었다. 특히 VCO, 프리스케일러 등 핵심회로 설계시 전력소모를 최소화하도록 하였다. 모든 구성 소자를 on-chip화하여 외부 소자의 필요성을 제거 하였으며, 다양한 주파수에 동작이 가능하도록 외부 데이터에 의해 동작 주파수를 프로그램 한 수 있도록 하였다. 설계된 주파수 합성기의 RF 대역 동작 주파수 범위는 2.3GHz$sim$2.7GHz이며, IF 대역 범위는 250MHz$sim$800MHz이다. 설계된 RF 블록과 IF 블록은 2.5V의 전원으로부터 각각 5.14mA@2.5GHz와 1.08mA@0.5GHz의 적은 전류를 소모한다. IF 대역에서 측정된 위상 잡음은 in-band에서는 -85dBc/Hz이고, 1MHz offset 에서는 -105dBc/Hz이다. 전체 칩 크기는 1.7mm$ imes$l.7mm 이다.
This paper describes a dual frequency synthesizer designed in a 0.2$mu$m CMOS technology for wireless LAN applications. The design is focused mainly on low-power characteristics. Power dissipation is minimized especially in VCO and prescaler design. The designed synthesizer includes all building blocks for elimination of external components, other than the crystal. Its operating frequency can be programmed by external data. It operates in the frequency range of 2.3GHz to 2.7GHz (RF) and 250MHz to 800MHz (IF) and consumes 5.14mA at 2.5GHz and 1.08mA at 0.5GHz from a 2.5V supply. The measured phase noise is -85dBc/Hz in-band and -105dBc/Hz at 1MHz offset at IF band. The die area is 1.7mm$ imes$1.7mm.
