백플레인 채널 시리얼 링크는 심각한 신호왜곡 현상을 겪는다. 특히, 채널 자체의 특성에 의해 발생하는 이득손실, 주파수에 따른 손실, 반사파 등의 불완전성으로 더욱 심해진다. 이 중 주파수에 따른 손실의 경우 신호파형에 ISI를 일으키므로, 이를 줄이기 위해 어댑티브 이퀄라이저 회로를 사용한다. 본 논문에서는 0.18um CMOS공정을 이용하여 구현한 아날로그 형태의 10Gb/s 어댑티브 이퀄라이저 회로를 소개한다. 제안한 이퀄라이저 회로는 34인치의 긴 백플레인 채널(혹은 트랜스미션 라인)의 불완전성에도 불구하고, 매우 높은 동작속도(10Gb/s)를 유지한다. 포스트 레이아웃 시뮬레이션 결과, 제안한 회로는 10mW의 전력소모와 $8ps_{p-p}$의 지터 특성을 가지며, $0.56mm^2$의 칩 사이즈를 갖는다.
Serial links via backplane channels suffer from severe signal integrity problems which are normally caused by channel imperfections, such as flat loss, frequency-dependent loss, reflection, etc. Particularly, the frequency-dependent loss causes ISI(Inter-Symbol-Interference) at signal waveforms. Therefore, adaptive equalizing techniques have been exploited in many products to facilitate the ISI problem. In this paper, we present an analog adaptive equalizer circuit designed in a $0.18{mu}m$ CMOS process. It achieves 10Gb/s data transmission through a long 34-inch backplane channel(or transmission line). The post-layout simulations demonstrate $8ps_{p-p}$ jitter with 10mW power dissipation. The core of the adaptive equalizer occupies the area of $0.56mm^2$.
