Double patterning technology (DPT)를 위한 자동 레이아웃 분리 기술을 개발하였다 CMOS 공정이 45nm와 그 이하로 점차 미세화 됨에 따라 리소그래피 해상도를 향상시키는 기술이 요구되고 있다. 최소 거리 규칙을 완화하기 위해 두 개의 마스크로 레이아웃을 나누어 두 번 패터닝 하는 DPT 기술이 기존 리소그래피의 제한을 해소하기 위해 제안되었다. 그러나 레이아웃을 DPT에 적합하게 두 개의 마스크로 나누는 것은 항상 가능하지 않다. 이러한 문제를 해결하기 위해 새로운 자동 스티칭 기술을 개발하였다. 실험 결과는 본 논문에서 제안한 DPT를 위한 자동 레이아웃 분리 방법이 고무적임을 보여준다.
Automatic layout decomposition techniques have been developed for double patterning technology (DPT). As CMOS manufacturing process scales down to 45nm and below, lithography resolution needs to be improved. DPT has been proposed to enhance the limitation of conventional lithography, by decomposing the layout design into two masks to relax the minimum spacing requirement. However, it is not always possible to decompose a layout into two masks. We have developed new automatic stitching techniques to resolve this problem. Experimental results show that the suggested techniques are promising in decomposing layouts for DPT.
