기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
상태관측기를 이용한 단상 PLL제어의 성능 개선
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 상태관측기를 이용한 단상 PLL제어의 성능 개선
저자명
황희훈,최종우,Hwang. Hee-Hun,Choi. Jong-Woo
간행물명
전력전자학회 논문지
권/호정보
2009년|14권 2호|pp.96-104 (9 pages)
발행정보
전력전자학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

본 논문에서는 단상 전원의 위상 및 주파수 검출을 위해 전차원 상태관측기를 이용한 가상 2상 방식의 단상 위상고정루프(PLL: Phase Locked Loop) 제어기를 제안한다. 기존의 방식은 전원단에 주입된 저차 고조파를 완벽하게 제거하지 못하여 전체 PLL 시스템에 영향을 주게 된다. 제안된 알고리즘은 전차원 상태관측기를 사용하여 기본파와 고조파를 분리하고 고조파 성분을 효과적으로 제거 및 검출하여 기본파 성분만을 발생한다. 그리고 가상 발생신호 및 기존 입력신호를 함께 제어함으로써 기존방식보다 정상상태 오차를 감소시킬 수 있다. 모의실험결과 및 실제실험결과를 통하여 설계한 제어기에 의해 발생된 주파수가 실제값에 수렴하였으며 정상상태 추정 특성이 향상됨을 검증하였다. 또한 고조파 성분이 효과적으로 제거되고 기본파 성분만을 출력하는 것을 확인하였다.

기타언어초록

This paper proposes a single-phase Phase-locked loop (PLL) of the virtual two phase generator using full-order state observer, which is essential to find phase and frequency of the single-phase source. The conventional methods cannot remove the low-order harmonics included in source voltage, which influencesto whole PLL control system. The proposed algorithm separates fundamental wave from harmonics, and removes harmonics effectively. Therefore it generates only the fundamental wave. As it controls virtual voltage and input voltage together, it decreases steady-state error. From simulation and experimental results, the generated frequency by the proposed PLL which it plans, converges to the actual value, and the steady-state error is much reduced under given harmonic voltages. It is also confirmed that the proposed algorithm removed harmonics effectively and it generates only the fundamental wave.