히스테리시스가 디지털로 제어되는 CMOS 비교기 IC 회로

히스테리시스가 디지털로 제어되는 CMOS 비교기 IC 회로

ㆍ 저자명: 김영기,Kim. Young-Gi
ㆍ 간행물명: 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체
ㆍ 권/호정보: 2010년|47권 11호|pp.37-42 (6 pages)
ㆍ 발행정보: 대한전자공학회
ㆍ 파일정보: 정기간행물|
PDF텍스트
ㆍ 주제분야: 기타

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.

서지반출

기타언어초록

본 논문에서는 주변의 간섭 잡음의 변화가 큰 RFID 환경에서 입력 신호를 구형파로 복원할 때 히스테리시스의 문턱전압을 디지털적으로 제어하여 신호 수신 신뢰도를 높이기 위한 비교기 회로를 0.35 마이크론 선폭의 CMOS IC 로 제안 하고 분석, 설계 후 제작하여 전기적 특성을 측정, 비교, 분석하였다. 이론에서 예측한 디지털 제어 비트의 변화에 대한 히스테리시스의 문턱전압의 가변성이 실험에서 잘 일치함을 입증하였다.

기타언어초록

A novel hysteresis tunable monolithic comparator circuit based on a $0.35{mu}m$ CMOS process is suggested, designed, fabricated, measured and analyzed in this paper. To tune the threshold voltage of the hysteresis in the comparator circuit, two external digital bits are used with supply voltage of 3.3V.

키워드

비교기 히스테리시스 알에프아이디 (스타일:Keywords내용)

다운URL