본 논문은 유럽형 위성 방송 표준인 DVB-S2(Digital Video Broadcasting via satellite, Second Generation) 에 적용 가능한 위상-구역을 이용한 효율적인 소프트-결정방식 디매퍼 회로를 제안한다. 매우 낮은 SNR 채널 환경에서 안정적인 성능을 달성하고 하드웨어 자원을 효율적으로 사용하기 위하여 본 논문에서는 위상 비교를 위한 비교기와 메모리를 이용한 간단한 소프트-결정방식 디매퍼를 제안한다. 제안한 구조는 소프트 결정방식 디매퍼의 연산 및 비교횟수를 현저히 줄이면서 DVB-S2 표준의 성능을 만족하는 동시에 하드웨어 구조를 약 81%감소시킬 수 있다. 또한 R&$S^{(R)}$SFU (Rohde&Schwarz SFU-K108) 방송 송신 테스트 장비를 이용하여 본 제안된 구조를 구현하여 FPGA 수신 테스트보드에서 시제품 형태로 검증하였다.
This paper presents an efficient demapper architecture based soft-decision using the phase-section for Digital Video Broadcasting via satellite, Second Generation (DVB-S2). To achieve the satisfactory performance under a very low SNR conditions with the efficient hardware resource utilization, we propose a simple soft-decision demapper architecture using comparators to compare the phase of symbols and memories. The proposed architecture can decrease about 81% of the hardware resource, satisfying the BER requirements of DVB-S2. It has been thoroughly verified with an FPGA board and R&S(R)SFU (Rohde&Schwarz SFU-K108) broadcaast test equipment.
