Field Programmble Gate Array(FPGA)는 설계 시간 단축, 재구성 가능성 등의 이유로 우주용 시스템에 사용이 늘고 있다. 그러나, Static Random Access Memory (SRAM) 구조를 가지는 FPGA의 경우 우주 방사능 환경으로 인해 발생하는 single event upset (SEU)로 인한 영향에 더 취약한 단점을 가지고 있다. 과학기술위성 3호 온보드 컴퓨터에서는 SEU로 발생되는 영향을 감소시키기 위하여 triple modular redundancy (TMR)과 Scrubbing scheme (기법)을 사용하고 있다. 실제 방사선 조사 실험 결과, TMR과 Scrubbing 기법을 통하여 문턱 에너지 값이 10.6 MeV에서 20.3 MeV로 개선됨을 확인하였으며, 과학기술위성 3호 위성 궤도 환경을 시뮬레이션 한 결과와 실험 결과를 이용하여 1.23 bit-flips/day의 에러율을 얻었다.
Field Programmable Gate Array(FPGA)s are replacing traditional integrated circuits for space applications due to their lower development cost as well as reconfigurability. However, they are very sensitive to single event upset (SEU) caused by space radiation environment. In order to mitigate the SEU, on-board computer of STSAT-3 employed a triple modular redundancy(TMR) and scrubbing scheme. Experimental results showed that upset threshold energy was improved from 10.6 MeV to 20.3 MeV when the TMR and the scrubbing were applied to the on-board computer. Combining the experimental results with the orbit simulation results, calculated bit-flip rate of on-board computer is 1.23 bit-flips/day assuming in the worst case of STSAT-3 orbit.
