본 논문에서는 near-field scanning (NFS) 시스템을 위한 새로운 보정 방법을 제시하였다. 제안된 교정 방법은 새로운 near-field probe (NFP)와 circular patch patterns (CPPs) and meander patterns (MPs) 같은 새로 고안된 패턴으로 구성되어 있다. 제안된 패턴들은 IEC61967-2과 6에 언급된 기존의 방법과 비교해 공간 해상도을 개선하고 NFP의 교정 절차를 단순화하기 위해 사용하였다. 또한 감쇄 특성에 대한 NFP의 길이 효과를 8mm와 30mm의 길이를 가지고 조사하였다. 이러한 특성을 위해 지름 (D)가 20, 40, 60, 그리고 100mm의 CPP를 만들었고 여러 가지 폭과 간격을 가지는 MP를 설계하고 제작하였다. 단순화된 교정 절차를 이용하여 공간 해상도와 측정 높이 사이의 역 관계를 발견하였다. 테스팅 결과는 측정 높이 $200{mu}m$에서 $120{mu}m$의 공간해상도를 복잡한 수정 알고리듬 없이 8GHz 아래에서 얻을 수 있음을 보였다. 제작 단가를 위해 모든 패턴과 NFP는 일반적인 고가의 LTCC 대신 저가의 PCB (FR-4)을 이용해 실현하였다. 이결과를 칩 수주 EMC 사용 가능성을 검증하기 Sub-micron scale 동작이 가능한 NFSS을 제작하였고, 제안된 NFP를 이용하여 사용 칩의 측정결과 $200{mu}m$ 패턴의 형태를 정확하게 묘사가 가능한 수준의 해상도를 확보하여 칩 수준 EMC 검증에 사용 할 수 있음을 증명하였다.
New calibration method for the near-field scanning (NFS) system is presented. The proposed calibration method consisted of a new near-field antenna (NFP) and newly devised patterns as circular patch patterns (CPPs) and meander patterns (MPs). The proposed patterns were used for improving spatial resolutions and simplifying a calibration procedure of the NFP compared to the conventional method defined in the IEC61967-3 and 6. Also, the effect of the length of NFPs on attenuation characteristics was investigated with length of 8mm and 30mm. For them, we designed and fabricated CPPs of diameter (D) = 20, 40, 60, and 100mm and MPs of various widths and spaces. We found the reverse relations between spatial resolutions and heights of measuring points by using simplified calibration procedure. The testing result shows that the spatial resolution of $120{mu}m$ at height of $200{mu}m$ was verified without complex correlation algorithms under 8GHz. For manufacturing cost all patterns and the NFP were realized with low-cost fabrication using PCB (FR-4) not by a conventional LTCC process. For verification of chip-level EMC from the results, near-field scanning system (NFSS) having step resolution of Sub-micron scale was produced and by using the proposed NFSS and proposed NFP measurement of chip shows accurately the shape of the resolution of $200{mu}m$ patterns for securing a high level of chip-level EMC verification.
