커패시터 방전회로의 제작 및 시험을 위해서는 고가의 비용과 위험요소가 내재되어 있으며 특히 고전력 응용을 위해서는 이러한 요소는 더욱 커지게 된다. 그 대체방법으로는 컴퓨터를 이용하여 이 회로의 동작을 모델링하고 시뮬레이션하는 것이다. 본 연구에서는 커패시터 방전 임펄스 착자가 착아 요크 시스템을 위한 SPICE 모델을 개발하고 시뮬레이션 결과를 실제 시스템의 측정치와 비교하였다. 또한 착자기 시스템의 방전회로를 위한 온도산정방법을 제안하였다. 특히 임펄스 착자기의 방전회로의 온도산정은 착자회로 설계의 중요한 지침이 되므로 극히 중요하다. 본 연구에 이용된 착자기는 저손실 유입 커패시터이며, 최대 1200[V]의 충전이 가능하다. 이러한 착자 모델의 개발을 통하여 고임펄스 방전 회로의 설계 및 개발에 소요되는 시간 및 비용을 절약하는데 크게 기여할 것이다.