학지사 뉴논문

171.

저전압 DRAM 회로 설계 검토 및 제안

김영희, 김광현, 박홍준, 위재경, 최진혁, Kim. Yeong-Hui, Kim. Gwang-Hyeon, Park. Hong-Jun, Wi. Jae-Gyeong, Choe. Jin-Hyeok 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 15 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2001, Vol.38 No.4 251-265 (15 pages)

김영희, 김광현, 박홍준, 위재경, 최진혁, Kim. Yeong-Hui, Kim. Gwang-Hyeon, Park. Hong-Jun, Wi. Jae-Gyeong, Choe. Jin-Hyeok 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
위해 저전압 회로 설계 기술이 요구된다. 이 연구에서는 지금까지 발표된 저전압 DRAM 회로 설계 기술에 대한 조사결과를 기술하였고, 기가-비트 DRAM을 위해 4가지 종류의 저전압 회로 설계 기술을 새로이 제안하였다. 이 4가지 저전압 회로 설계 기술은 subthreshold 누설 전류를 줄이는 계층적 negative-voltage word-line 구동기, two-phase VBB(Back-Bias Voltage) 발생기, two-phase VPP(Boosted Voltage) 발생기와 밴드갭 기준전압 발생기에 대한 것인데, 이에 대한 테스트 칩의 측정 결과와 SPICE 시뮬레이션 결과를 제시하였다.
172.

디스플레이 응용을 위한 능동 제어형 전계 에미터 어레이의 회로 모델링 및 시뮬레이션

이윤경, 송윤호, 유형준, Lee. Yun-Gyeong, Song. Yun-Ho, Yu. Hyeong-Jun 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 8 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2001, Vol.38 No.2 114-121 (8 pages)

이윤경, 송윤호, 유형준, Lee. Yun-Gyeong, Song. Yun-Ho, Yu. Hyeong-Jun 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
제안된 능동제어형 전계 에미터 어레이 회로모델에 입력되었고 SPICE 회로 시뮬레이터를 사용하여 특성을 분석하였다. 제작된 소자의 측정값과 DC 시뮬레이션 결과를 비교한 결과 두 값이 상당히 일치함으로써 등가회로 모델의 정확성을 확인하였다. 또한 제작된 소자의 transient 시뮬레이션 결과 전계 에미터 어레이의 게이트 커패시턴스와 TFT의 구동능력이 반응시간에 가장 크게 영향을 끼치고 있음을 확인하였다. 제작된 능동제어형 전계방출 에미터 어레이는 pulse width modulation으로 구동하는 경우 15㎲의 반응시간을 얻었고 이...
173.

CMOS 게이트에 의해서 구동 되는 배선 회로 압축 기술

조경순, 이선영, Cho. Kyeong-Soon, Lee. Seon-Young 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 9 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2000, Vol.37 No.1 83-91 (9 pages)

조경순, 이선영, Cho. Kyeong-Soon, Lee. Seon-Young 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
본 논문은 수 만 개 이상의 소자로 구성된 대규모 배선 회로를 SPICE와 같은 회로 시뮬레이터로 분석할 수 있도록 그 규모를 축소 시키는 새로운 방법을 제안하고 있다. 이 방법은 배선 회로의 구조 분석과 Elmore 시정수에 바탕을 둔 여러 가지 규칙들을 사용하여 회로 소자 개수를 줄여나가는 기존의 방법과 근본적으로 다른 접근 방식이다. AWE 기법을 사용하여 CMOS 게이트 구동 측성 모델을 구하고, 이 모델에 배선 회로를 연결하여 타임 모멘트를 계산한 다음, 이와 동일한 모멘트를 갖는 등가 RC 회로를 합성하는 과정을 거친다....
174.

자동 이득 조절(AGC) 기반의 Time pickoff 회로

임한상, Lim. Han-Sang 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 6 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2011, Vol.48 No.4 80-85 (6 pages)

임한상, Lim. Han-Sang 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
방식을 제안한다. 자동 이득 조절부는 가변 증폭부와 바이어스부, 입력 신호의 크기를 측정하는 크기 획득부로 구성되며, 기준 펄스를 발생하는 비교기 앞에 위치한다. 그리고, 비교기 입력 신호의 크기를 거의 일정하게 조절함으로써, time walk 발생 원인을 최소화하고 기준 펄스 발생 시점의 변화를 감소시킨다. 제안한 time pickoff 회로의 동작은 SPICE 시뮬레이션과 실험을 통하여 확인하였다. 20dB의 dynamic range와 4 ns의 상승 시간을 가지는 입력 신호에 대해 측정된 time walk는 2 ns로, 일반적으로 널리 사용되는 leading...
175.

가변 부성저항을 이용한 새로운 CMOS 뉴럴 오실레이터의 집적회로 설계 및 구현

송한정 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 7 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2003, Vol.40 No.4 275-281 (7 pages)

송한정 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
제안하는 뉴럴 오실레이터는 트랜스콘덕터 및 캐패시터와 비선형 가변 부성저항으로 이루어진다. 뉴럴 오실레이터의 입력단으로 사용되는 비선형 가변 부성저항은 정귀환의 트랜스콘덕터와 가우시안 분포의 전류전압 특성을 지니는 범프 회로를 이용하여 구현하였다. 또한 SPICE 모의실험을 통하여 제안한 오실레이터의 특성분석 후 집적회로 설계를 실시하였다. 한편 흥분성 및 억제성 시냅스로 연결된 4개의 뉴럴 오실레이터로 간단한 신경회로망을 구성하여 그 특성을 확인하였다. 집적회로로 제작된 뉴럴 오실레이터에 대하여 ±...
176.

가상 직선 모델을 사용한 일반적 VLSI 배선의 신호의 무결성 검증

진우진, 어영선, 심종인, Jin. U-, Eo. Yeong-Seon, Sim. Jong-In 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 11 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2002, Vol.39 No.2 146-156 (11 pages)

진우진, 어영선, 심종인, Jin. U-, Eo. Yeong-Seon, Sim. Jong-In 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
수행된다. 모델차수감소법은 인터컨넥트 회로의 단위길이당 파라미터를 이용하므로 인터컨넥트의 길이가 서로 다르고 불규칙한 형태를 갖는 인터컨넥트에 대해서 직접적으로 모델차수감소법을 적용하기 위해 가상직선 모델을 사용하여 인터컨넥트의 파라미터를 추출한다. 또한 모델차수감소법은 일반적인 Berkeley SPICE의 모듈로 구성하여 인터컨넥트 회로의 시간영역 시간응답을 구하였으며 일반적인 회로 시뮬레이터인 HSPICE의 시뮬레이션 결과와 비교하여 잘 일치한다는 것을 보인다. 제안된 방법은 복잡한 다층 배선 구조에 대한...
177.

고속 스위칭 Voltage Down Converter 회로 설계에 대한 연구

이승욱, 김명식, Lee. Seung-Wook, Kim. Myung-Sik 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 12 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2001, Vol.38 No.2 38-49 (12 pages)

이승욱, 김명식, Lee. Seung-Wook, Kim. Myung-Sik 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
적응 바이어싱 방법을 통해 저전력소모 및 고속동작을 동시에 만족하는 두 개의 센서와 이 센서로 구동되는 3개의 transistor가 부가적으로 첨가되어 구동 transistor의 gate 충.방진 전류를 보상하여 구동회로의 정상동작을 유지시켜준다. 본 연구에 사용된 회로는 $0.62{mu}m$ N well CMOS 공정을 사용하였으며, H spice simulation 결과, 내부전압의 변화폭은 부하전류가 0에서 $200m{Lambda}$까지 5ns동안 증가할 경우 약 1.0V로, $200m{Lambda}$에서 0으로 감소할 경우 약 0.6V로, 내부전압 회복시간은 증가시 7ns, 감소시 10ns로,...
178.

완전평형 전류 적분기를 이용한 3V CMOS 연속시간 필터 설계

안정철, 유영규, 최석우, 김동용, 윤창훈, An. Jeong-Cheol, Yu. Yeong-Gyu, Choe. Seok-U, Kim. Dong-Yong, Yun. Chang-Hun 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 7 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2000, Vol.37 No.4 28-34 (7 pages)

안정철, 유영규, 최석우, 김동용, 윤창훈, An. Jeong-Cheol, Yu. Yeong-Gyu, Choe. Seok-U, Kim. Dong-Yong, Yun. Chang-Hun 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
성분들이 제거되고, 입력 신호 범위가 2배가되어 제안된 필터는 개선된 잡음 특성과 넓은 동적범위를 갖는다. 또한 상보형 전류미러를 이용하기 때문에 바이어스 회로가 간단하고 필터의 차단주파수는 단일 바이어스 전류원에 의해 간단히 제어할 수 있다. 설계의 예로 3차 버터워스 저역통과 필터를 개구리도약법으로 구현하였고, 제안된 완전평형 전류모드 필터는 0.65㎛ CMOS n-well 공정 파라미터를 이용하여 SPICE 시뮬레이션한 후 필터의 특성을 검토하였다. 시뮬레이션 결과 3V의 공급 전압에서 50㎒의 차단주파수, 1%의 THD에서...
179.

전영역에서 선형 전류 관계를 갖는 일정 트랜스컨덕턴스 연산 증폭기의 설계

장일권, 곽계달, 박장우, Jang. Il-Gwon, Gwak. Gye-Dal, Park. Jang-U 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 8 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2000, Vol.37 No.2 29-36 (8 pages)

장일권, 곽계달, 박장우, Jang. Il-Gwon, Gwak. Gye-Dal, Park. Jang-U 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
강 반전 및 약 반전, 독립적인 새로운 광역 선형 전류관계를 제안한다. 본 논문에서 제안한 입력단 회로를 SPICE를 사용하여 모의실험 결과, 전체 동상 입력 전압에 대해서 4.3%의 변화율이 나타남을 검증하였다. AB-급 출력단 회로는 공급 전압원에 독립적인 일정한 동작 전류값을 갖고, 출력 전압은 Vss+0.1에서 Vdd-0.15까지 구동하는 전압 특성을 나타내었다. 또한 출력단은 AB-급 궤환 제어 방식을 사용하여 저전압에서 동작 할 수 있다. 전체 연산 증폭기의 단일-이득 주파수 및 DC 전압이득 변화율은 각각 4.2% 및 12%로 나타냈다.
180.

소형 휴대기기용 DC-DC 변환기를 위한 전압 보호회로 설계

박호종, 허윤석, 박용수, 김남태, 송한정, Park. Ho-Jong, Heo. Yun-Seok, Park. Yong-Su, Kim. Nam-Tae, Song. Han-Jung 대한전자공학회 電子工學會論文誌. Journal of the institute of electronics engineers of Korea. IE. 산업전자 6 Pages

대한전자공학회 電子工學會論文誌. Journal of the institute of electronics engineers of Korea. IE. 산업전자 2012, Vol.49 No.1 18-23 (6 pages)

박호종, 허윤석, 박용수, 김남태, 송한정, Park. Ho-Jong, Heo. Yun-Seok, Park. Yong-Su, Kim. Nam-Tae, Song. Han-Jung 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
구성되며, 비교기와 바이어스 회로를 사용하여 구현하였다. XFAB $1{mu}m$ CMOS 공정을 SPICE 모의실험을 통하여 특성 확인을 하였다. 모의실험 결과, 저전압 보호회로(UVLO)는 입력 전압이 4.8 V 이상이 되면 턴-온 되며, 4.2 V 이하가 되면 턴-오프가 되어 저전압의 입력전압이 인가될 때 회로의 오작동을 막을 수 있다. 고전압 보호회로(OVP)는 기준전압 3.8V 이상의 출력전압이 발생하였을 때 회로를 차단하여 소자의 파괴를 막아 안정성과 신뢰성을 높일 수 있다. 또 가상의 DC-DC 변환기 제어회로에 연결한 결과 전압의 이상에 따른...

한주간 이슈검색어