자료유형
등재정보
발행기관
- 대한전자공학회(21)
- 한국정보처리학회(8)
- 한국정보과학회(6)
- 한국통신학회(6)
- 한국해양정보통신학회(6)
- 한국전자통신연구원(5)
- 한국전기전자학회(3)
- 대한전기학회(2)
- 한국국방경영분석학회(2)
- 한국멀티미디어학회(2)
- 한국정보통신학회(2)
- 인문사회과학기술융합학회(1)
- 한국산업정보학회(1)
- 한국인터넷정보학회(1)
- 한국정보보호학회(1)
- 한국정보통신설비학회(1)
- 한국초전도학회(1)
- 한국컴퓨터산업교육학회(1)
- 한국컴퓨터정보학회(1)
간행물
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SD, 반도체(6)
- 정보처리논문지(6)
- ETRI JOURNAL(5)
- JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE(5)
- 전자공학회논문지. JOURNAL OF THE KOREA INSTITUTE OF TELEMATICS AND ELECTRONICS. B(5)
- 한국해양정보통신학회논문지(5)
- 전기전자학회논문지(3)
- 한국통신학회논문지. THE JOURNAL OF KOREA INFORMATION AND COMMUNICATIONS SOCIETY. 무선통신(3)
- 멀티미디어학회논문지(2)
- 정보과학회논문지. JOURNAL OF KIISE. 시스템 및 이론(2)
- 한국국방경영분석학회지(2)
- INTERNATIONAL JOURNAL OF MARITIME INFORMATION AND COMMUNICATION SCIENCES(1)
- JOURNAL OF COMMUNICATIONS AND NETWORKS(1)
- JOURNAL OF ELECTRICAL ENGINEERING AND INFORMATION SCIENCE(1)
- JOURNAL OF INFORMATION AND COMMUNICATION CONVERGENCE ENGINEERING(1)
- JOURNAL OF THE INSTITUTE OF ELECTRONICS AND INFORMATION ENGINEERS(1)
- PROGRESS IN SUPERCONDUCTIVITY(1)
- 예술인문사회융합멀티미디어논문지(1)
- 인터넷정보학회논문지(1)
- 전기학회논문지. THE TRANSACTIONS OF THE KOREAN INSTITUTE OF ELECTRICAL ENGINEERS. D / D, 시스템 및 제어부문(1)
- 전기학회논문지= THE TRANSACTIONS OF THE KOREAN INSTITUTE OF ELECTRICAL ENGINEERS(1)
- 전자공학회논문지. JOUNNAL OF THE KOREA INSTITUTE OF TELEMATICS AND ELECTRONICS. A. A(1)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. CI, 컴퓨터(1)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SC, 시스템 및 제어(1)
- 전자공학회논문지. JOURNAL OF THE KOREAN INSTITUTE OF TELEMATICS AND ELECTRONICS. C(1)
- 정보과학회논문지. JOURNAL OF KIISE. 데이타베이스(1)
- 정보과학회논문지. JOURNAL OF KISS (A):COMPUTER SYSTEMS AND THEORY. A(1)
- 정보과학회논문지. JOURNAL OF KISS (C) : COMPUTING PRACTICES. C(1)
- 정보처리학회논문지. THE KIPS TRANSACTIONS. PART A. PART A(1)
- 정보처리학회논문지. THE KIPS TRANSACTIONS. PART D. PART D(1)
- 정보통신설비= JOURNAL OF INFORMATION AND TELECOMMUNICATION FACILITY ENGINEERING(1)
- 컴퓨터산업교육학회논문지(1)
- 통신정보보호학회논문지(1)
- 한국OA학회지(1)
- 한국산업정보학회논문지(1)
- 한국정보통신학회논문지(1)
- 한국통신학회논문지. THE JOURNAL OF KOREA INFORMATION AND COMMUNICATIONS SOCIETY. 네트워크 및 서비스(1)
- 한국통신학회논문지. THE JOURNAL OF KOREA INFORMATION AND COMMUNICATIONS SOCIETY. 통신이론 및 시스템(1)
전체 선택해제
총 71건 검색
본문검색 결과만 보기
-
Implementation of Digital Filters on Pipelined Processor with Multiple Accumulators and Internal Datapaths
Hong. Chun-Pyo 한국산업정보학회 한국산업정보학회논문지 7 Pages
한국산업정보학회 한국산업정보학회논문지 1999, Vol.4 No.2 44-50 (7 pages)
본 논문은 순환이동불변 플로우 그래프로 표시된 디지털 필터를 여러 개의 누산기 및 내부 데이터패스를 가진 파이프라인 프로세서에 최적으로 구현할 수 있는 기법에 대하여 기술하였다. 이와 관련하여 본 논문에서는 상용의 DSP 프로세서를 이용하여 다중프로세서를 구성했을 때를 고려한 스케쥴링 기법을 개발하였으며, 연구 결과는 다음의 세 가지로 요약할 수 있다. 첫째, 상용 DSP프로세서의 구조와 유사한 n개의 누산기와 3 개의 내부 데이터패스를 가지는 파이프라인 프로세서의 모델을 제시하였다. 둘째, 주어진 구조를 가지는... -
A Pipelined Architecture for Maze Routing
Won. Young Ju, Sahni. Sartaj K. 한국국방경영분석학회 한국국방경영분석학회지 17 Pages
한국국방경영분석학회 한국국방경영분석학회지 1988, Vol.14 No.1 1-17 (17 pages)
-
A Pipelined Architecture for Maze Routing
Won. Young Ju, Sahni. Sartaj K. 한국국방경영분석학회 한국국방경영분석학회지 17 Pages
한국국방경영분석학회 한국국방경영분석학회지 1987, Vol.13 No.2 1-17 (17 pages)
-
High-Speed Low-Complexity Two-Bit Level Pipelined Viterbi Decoder for UWB Systems
구용제, 이한호, Goo. Yong-Je, Lee. Han-Ho 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 12 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2009, Vol.46 No.8 125-136 (12 pages)
본 논문에서는 MB-OFDM 초광대역 시스템을 위한 높은 속도와 저복잡도를 갖는 2-비트 레벨 파이프라인 비터비 디코더를 소개한다. 가산-비교-선택 유닛(ACSU)은 비터비 복호기의 주요 병목지점으로서, 임계경로를 줄이는 2-step look-ahead 기법에 기반을 둔 2-비트 레벨 파이프라인 MSB-first ACSU 유닛에 대해 제안한다. 제안하는 ACSU 구조는 1.8V의 공급 전압에서 동작하는 $0.18-{mu}m$ CMOS 공정을 이용하여 구현하였다. ACSU유닛은 870MHz의 클록 주파수에서 동작하며, 1.7Gb/s 의 데이터 처리율을 가진다. -
JPEG2000 이산웨이블릿변환의 컨볼루션기반 non-cascaded 아키텍처를 위한 pipelined parallel 최적화 설계
이승권, 공진흥, Lee. Seung-Kwon, Kong. Jin-Hyeung 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 10 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2009, Vol.46 No.7 29-38 (10 pages)
본 연구에서는 실시간 이산웨이블릿변환을 위한 컨볼루션기반 non-cascaded 구조를 구현하고자 병렬곱셈기-중간버퍼-병렬누적기의 고성능 병렬파이프라인 연산회로를 설계하였다. 이산웨이블릿변환의 컨볼루션 곱셈연산은 필터계수의 대칭성과 업/다운 샘플링이 고려된 최적화를 통해서 1/4정도로 감소시킬 수 있으며, 화상데이터와 다수 필터계수들 간의 곱셈과정을 LUT기반의 병렬계수 DA 곱셈기 구조로 구현하면 3$sim$5배 고속연산처리가 가능하게 된다. 또한 컨볼루션의 곱셈결과를 중간버퍼에 저장하여 누적가산 과정에서... -
System-on-Panel 응용을 위한 고속 Pipelined ADC 설계
홍문표, 정주영, Hong. Moon-Pyo, Jeong. Ju-Young 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 8 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2009, Vol.46 No.2 1-8 (8 pages)
본 논문에서는 일반적인 Folding 구조를 이용한 R-String Folding Block과 Second Folding Block을 제안하여 최대 500Msample/s로 동작하는 ADC를 설계하였다. 제안된 Folding ADC의 R-String Folding Block에서는 상위 4bit를 병렬로 처리하여 디지털 출력을 얻어내며, Second Folding Block에서는 하위 4bit를 새로운 pipeline 방식을 통해 디지털 출력을 얻어낸다. HSPICE 시뮬레이션 과정을 통해 ADC 동작을 확인하였으며 최대 샘플링 주파수인 500Msample/s로 동작할 경우의 평균 전력소모는 1.34mW로 매우 작음을 확인하였다.... -
A 3-stage Pipelined Architecture for Multi-View Images Decoder3
Bae. Chang-Ho, Yang. Yeong-Yil 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 8 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2002, Vol.39 No.4 104-111 (8 pages)
본 논문에서는 multi-view 영상 디코딩 알고리듬을 구현하는 디코더의 구조를 제안하였다. 현재까지 multi-view 영상 처리를 위한 하드웨어 구조에 관한 연구는 이루어지지 않았다. 제안한 multi-view) 영상디코더는 3 단계 파이프라인 방식으로 동작하며, 매 클럭마다 디코드된 영상의 화소 값을 추출한다. Multi-view 영상 디코더는 3 부분으로 구성된다. 노드의 값을 반복적으로 전송하는 Node Selector, 4개의 노드 값으로부터 각 화소의 값을 추출하는 Depth Extractor와 주어진 시점과 화소의 깊이 값으로부터 영상평면에 투영되는... -
Design of Pipelined Parallel CRC Circuits
이현빈, 김기태, 권영민, 박성주, Yi. Hyun-Bean, Kim. Ki-Tae, Kwon. Young-Min, Park. Sung-Ju 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 8 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 2006, Vol.43 No.6 40-47 (8 pages)
본 논문은 CRC 회로의 성능을 향상시키기 위하여 파이프라인 구조를 적용한 병렬 CRC 회로 설계 방법을 제시한다. 입력 데이터의 폭이 CRC 다항식의 차수보다 큰 병렬 CRC 회로를 파이프라인 구조로 변형하기 위하여 로직을 분할하고 파이프라인 단계의 길이를 결정하고, 각 파이프라인 단계에 레지스터를 삽입하는 알고리즘을 제시한다. 여러 가지 타입의 병렬 CRC 회로에 대해, 본 논문에서 제안한 방식이 현저하게 성능을 향상 시켰음을 알 수 있다.