발행기관
- 대한전자공학회(6)
- 한국정보과학회(2)
- 경인교육대학교 교육연구원(1)
- 제어로봇시스템학회(1)
- 한국디지털콘텐츠학회(1)
- 한국음악교육학회(1)
- 한국음향학회(1)
- 한국전기전자학회(1)
- 한국정보통신학회(1)
- 한국통신학회(1)
간행물
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SD, 반도체(5)
- THE JOURNAL OF EDUCATION(1)
- 디지털콘텐츠학회 논문지(1)
- 음악교육연구(1)
- 전기전자학회논문지(1)
- 전자공학회논문지. JOURNAL OF THE KOREAN INSTITUTE OF TELEMATICS AND ELECTRONICS. C(1)
- 정보과학회논문지. JOURNAL OF KIISE. 시스템 및 이론(1)
- 정보과학회논문지. JOURNAL OF KISS (A):COMPUTER SYSTEMS AND THEORY. A(1)
- 제어-자동화-시스템공학 논문지(1)
- 한국음향학회지= THE JOURNAL OF THE ACOUSTICAL SOCIETY OF KOREA(1)
- 한국정보통신학회논문지(1)
- 한국통신학회논문지. THE JOURNAL OF KOREA INFORMATION AND COMMUNICATIONS SOCIETY. 무선통신(1)
전체 선택해제
총 16건 검색
본문검색 결과만 보기
-
BEYOND YOUNG PEOPLE’S PRIVACY ONLINE: DATA LITERACY PROJECTS FOR CRITICAL DATA EDUCATION
Luci Pangrazio 경인교육대학교 교육연구원 The Journal of Education 21 Pages
경인교육대학교 교육연구원 The Journal of Education 2020, Vol.3 No.2 2 19-39 (21 pages)
This paper is based on a presentation given at the ‘Rethinking Literacy, Digital Competency and Media Education in the Age of Digital Platforms’ webinar hosted by Gyeongin National University in September 2020. In the paper, I explore the difficulties of implementing ‘critical data education’ programs in schools with children and young people. Reporting on three research projects with over 150 Australian students (aged 8-16 years), I explore the challenges and opportunities that arose. Each... -
포스트 디지털 시대를 위한 음악교육의 과제 - 기술과 예술에 대한 철학적 고찰을 중심으로 -
한국음악교육학회 음악교육연구 2021, 제 50권 제 4호 8 175-197 (23 pages)
본 연구의 목적은 포스트 디지털 시대를 위한 음악교육의 과제를 탐색하는 것에 있다. 포스트 디지털이란 디지털과 아날로그의 공존 속에서 인간을 바라보는 것이므로, 포스트 디지털 시대를 위한 음악교육의 과제는 ‘인간과 기술의 공존을 위하여 음악교육이 어떻게 이루어져야 하는가?’라는 물음에 대한 답을 찾는 것이다. 이를 위하여 연구자는 기술과 예술에 대하여 철학 적 논의를 펼친 소크라테스, 플라톤, 아리스토텔레스 그리고 하이데거의 사유를 종합하여 포스 트 디지털 시대를 위한 음악교육의 과제를 도출하였다.... -
저전력 D-flipflop을 이용한 고성능 Dual-Modulus Prescaler
민경철 한국통신학회 한국통신학회논문지. The journal of Korea Information and Communications Society. 무선통신 8 Pages
한국통신학회 한국통신학회논문지. The journal of Korea Information and Communications Society. 무선통신 2000, Vol.25 1582-1589 (8 pages)
제안한다. 제안하는 D-flipflop은 두 가지 측면의 장점을 제공한다. 첫째, 클럭 입력을 갖는 PMOS 트랜지스터의 개수를 줄여 기존회로와 동일한 면적하에서도 고속 동작을 할 수 있다. 둘째, 클럭 업력을 갖는 NMOS 트랜지스터 공유에 의하여 glitch를 줄이고 소모전력을 낮출 수 있다. 제안하는 D-flipflop의 성능 비교를 위하여 기존회로와 동일한 면적의 레이아웃 회로에서 소모전력 및 최대동작주파수의 측정실험을 한다. 제안하는 회로의 응용 예로 고속 prescaler에서 동일한 방법의 특성실험을 한다. 성능분석결과 기존 회로에... -
저잡음 · 고신뢰성 Differential Paired eFuse OTP 메모리 설계
김민성, 김려연, 학문초, 하판봉, 김영희, Kim. Min-Sung, Jin. Liyan, Hao. Wenchao, Ha. Pan-Bong, Kim. Young-Hee 한국정보통신학회 한국정보통신학회논문지 10 Pages
한국정보통신학회 한국정보통신학회논문지 2013, Vol.17 No.10 2359-2368 (10 pages)
포트에 glitch와 같은 신호 잡음이 발생하더라도 파워-업(power-up)시 readout된 DOUT 데이터를 유지하면서 다시 읽기 모드로 재진입하지 못하도록 막아주는 IRD(Internal Read Data) 회로를 제안하였다. 그리고 pulsed WL(Word-Line) 구동방식을 사용하여 differential paird eFuse OTP 셀의 read 트랜지스터에 수 십 ${mu}A$의 DC 전류가 흐르는 것을 방지하여 blowing 안된 eFuse 링크가 EM(Electro-Migration)에 의해 blowing되는 것을 막아주어 신뢰성을 확보하였다. 또한 program-verify-read 모드에서 프로그램된 eFuse 저항의... -
저전력 CMOS 디지털 회로 설계에서 경로 균등화에 의한 글리치 감소기법
양재석, 김성재, 김주호, 황선영 한국정보과학회 정보과학회논문지. Journal of KISS (a):computer systems and theory. A 9 Pages
한국정보과학회 정보과학회논문지. Journal of KISS (a):computer systems and theory. A 1999, Vol.26 No.10 1275-1283 (9 pages)
glitches but also effective capacitance in the circuit. In the proposed algorithm, the buffers are inserted between the gates where power reduction achieved by glitch reduction is larger than the additional power consumed by the inserted buffers. To determine the location of buffer insertion, ILP (Integer Linear Program) has been employed in the proposed system. The proposed algorithm has been tested on LGSynth91 benchmark circuits. Experimental results show an average of 30.4% power reduction. -
디지탈 직접 주파수 합성기를 이용한 16-QAM 변조기 설계
유상범, 유흥균 한국음향학회 한국음향학회지= The journal of the acoustical society of Korea 6 Pages
한국음향학회 한국음향학회지= The journal of the acoustical society of Korea 1999, Vol.18 No.5 52-57 (6 pages)
디지탈 주파수 합성기(DDFS)를 응용하여 설계하였다. 직접 디지탈 주파수 합성기는 외부 주파수 설정에 의해 디지탈 방식으로 원하는 주파수의 정현파를 출력한다. 발생되는 위상 증가 값을 제어하여 정확한 위상변조를 할 수 있으며, 진폭 성분의 변화는 D/A 컨버터의 출력에서 발생하는 진폭을 변화시켜 진폭 변조하여, 전체적인 QAM 변조기를 설계한다. glitch와 같은 고조파 성분의 억제를 위하여 DDFS를 이중구조 형태로 설계하여 개선된 출력파형을 확인하였다. 회로 설계는 P-SPICE를 사용하였다. 아날로그 디지탈 혼합모드로... -
CNC 공작 기계의 마찰력 보상을 위한 상호 결합 제어
주정홍, 이현철, 이연정, 전기준, Joo. Jeong-Hong, Lee. Hyun-Chul, Lee. Yun-Jung, Jeon. Gi-Joon 제어로봇시스템학회 제어·자동화·시스템공학 논문지 9 Pages
제어로봇시스템학회 제어·자동화·시스템공학 논문지 1999, Vol.5 No.4 462-470 (9 pages)
-
글리치 감소를 통한 저전력 16비트 ELM 덧셈기 구현
류범선, 이기영, 조태원 대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 10 Pages
대한전자공학회 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C 1999, No.0 38-47 (10 pages)
(block carry generation signal) 때문에 특정 입력 비트 패턴이 인가되었을 때에는 G셀에서 글리치(glitch)가 발생하는 단점이 있다. 따라서 구조레벨에서는 특정 입력 비트 패턴에 대해서 글리치를 피하기 위해 자동적으로 각각의 블록캐리발생신호를 마지막 레벨의 G셀에 전달하는 저전력 덧셈기 구조를 제안하였다. 또한, 논리레벨에서는 정적 CMOS(static CMOS)논리형태와 저전력 XOR게이트로 구성된 저전력 소모에 적합한 조합형 논리형태(combination of logic style)를 사용하였다. 게다가 저전력을 위하여 트랜지스터레벨에서는... -
상보적으로 스위칭하는 송신기와 적분형 수신기를 이용한 고속 인덕티브 링크
김현기, 노준완, 전영현, 권기원, 전정훈, Kim. Hyun-Ki, Roh. Joon-Wan, Chun. Young-Hyun, Kwon. Kee-Won, Chun. Jung-Hoon 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 8 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2011, Vol.48 No.12 37-44 (8 pages)
기술하였다. 데이터가 전송될 때 발생하는 불필요한 glitch를 제거하기 위해 상보적으로 스위칭하는 송신기를 사용하였고, 수신된 데이터의 최적화를 위해 pre-distortion 개념을 도입하였다. 또한 고속 동작에서 샘플링 가능구간을 확보하기 위해 적분형 수신기를 사용하였고, 빠른 pre-charge를 위해 수신기 내부의 적분기와 비교기의 pre-charge 경로에 이퀄라이징 트랜지스터를 추가하였다. 0.13 um CMOS 공정을 사용하여 설계한 송수신회로는 1.2 V 인가전압에서 2.4 Gb/s의 전송속도를 가질 때 약 5.99 mW의 전력소모를 가진다. -
Hysteresis를 가지는 카운터에 의한 디지털 DLL의 지터 잡음 감소
정인영, 손영수 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 7 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2004, Vol.41 No.11 79-85 (7 pages)
bang-bang 진동이 발생하며, 이 때 사용되는 FSM 이진 카운터의 MSB가 천이하는 곳에서 발생하는 bang-bang 진동은 큰 glitch를 발생시켜 DLL에 적용될 경우, 출력 클록의 지터를 크게 증가시킨다. 본 논문에서는 카운터 값의 증감에 따라 MSB의 천이점에 hysteresis가 발생하는 새로운 형태의 escalator 코드 카운터를 제안한다. 이 카운터는 DLL의 locking 시 발생하는 bang-bang 진동을 최소 단위의 소자로 제어하게 함으로서 glitch의 발생 요인을 원천적으로 제거한다. 이 카운터를 사용한 DLL을 설계 시뮬레이션하여 규격 조건에서... -
Self Calibration Current Bias 회로에 의한 10-bit 100 MSPS CMOS D/A 변환기의 설계
이한수, 송원철, 송민규 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 12 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2003, Vol.40 No.11 83-94 (12 pages)
수 있었고 낮은 Glitch 특성을 갖는 저 전력 D/A 변환기를 구현하였다. 또한 self Calibration이 가능한 Current Bias를 설계함으로서 이전 D/A 변환기들의 칩 외부에 구현하던 Termination 저항을 칩 내부에 구현하고 출력의 선형성 및 정확성을 배가시켰다. 본 연구에서는 3.3V의 공급전압을 가지는 0.35㎛ 2-poly 4-metal N-well CMOS 공정을 사용하였고, 모의 실험결과에서 선형성이 매우 우수한 출력을 확인하였다. 또한 소비전력은 45m W로 다른 10bit D/A 변환기에 비해 매우 낮음을 확인 할 수 있었다. 실제 제작된 칩은 Spectrum... -
글리치 전력소모감소를 위한 게이트 사이징과 버퍼삽입 혼합기섭
김성재, 이형우, 김주호, Kim. Seong-Jae, Lee. Hyeong-U, Kim. Ju-Ho 한국정보과학회 정보과학회논문지. Journal of KIISE. 시스템 및 이론 8 Pages
한국정보과학회 정보과학회논문지. Journal of KIISE. 시스템 및 이론 2001, Vol.28 No.8 406-413 (8 pages)
본 논문은 CMOS 디지털 회로에서 글리치(glitch)에 의해 발생하는 전력소모를 줄이기 위한 효율적인 휴리스틱 알고리즘을 제시한다. 제안된 알고리즘은 사이징되는 게이트의 위치와 양에 따라 게이트 사이징을 세 가지 type으로 분류한다. 또한 버퍼삽입은 삽입되는 버퍼의 위치에 따라서 두 가지 type으로 분류한다. 글리치 제거 효과를 극대화하기 위해서 비용과 이득의 상관관계를 고려하여 하나의 최적화 과정 안에서 세 가지 type의 게이트 사이징과 두 가지 type의 버퍼삽입을 혼합한다. 제안된 알고리즘은 0.5$mu extrm{m}$ 표준... -
RFID 히스테리시스 제어용 CMOS 비교기 IC 회로
김영기, Kim. Young-Gi 한국전기전자학회 전기전자학회논문지 6 Pages
한국전기전자학회 전기전자학회논문지 2011, Vol.15 No.3 205-210 (6 pages)
조절하여 제안된 비교기 회로의 문턱전압을 12mV에서 246mV까지 234mV 만큼 제어가 가능함을 모의실험에서 입증하였으며, 그 결과는 회로를 분석적으로 계산한 값과 매우 적은 오차로 일치하였다. 공급전원은 3.3V를 사용하였다. 또한 다양한 입력신호 및 간섭신호의 환경에서 본 논문에서 제시한 가변회로가 잡음에 덜 민감함을 입증하기 위하여 디지털 제어 비트의 조절로 100kHz의 입력신호에 대한 10MHz의 잡음신호의 영향 및 10kHz의 입력신호에 대한 1MHz의 잡음신호의 영향에서 글리치(Glitch) 오류 제거효과가 큼을 예시하였다. -
소모전력을 위한 FPGA 알고리즘에 관한 연구
윤충모, 김재진, Youn. Choong-Mo, Kim. Jae-Jin 한국디지털콘텐츠학회 디지털콘텐츠학회 논문지 5 Pages
한국디지털콘텐츠학회 디지털콘텐츠학회 논문지 2012, Vol.13 No.1 37-41 (5 pages)
본 논문에서는 소모 전력을 최소화하기 위한 FPGA 알고리즘을 제안하였다. 제안한 알고리즘은 FPGA를 구성하고 있는 CLB에 맞도록 회로 분할을 수행하여 매핑 가능 클러스터를 생성한다. 매핑 가능 클러스터는 글리치 제거 방법을 이용하여 소모전력을 감소시킨다. 글리치 제거는 매핑 가능 클러스터의 내부에 대해 신호의 흐름을 분석하여 글리치가 발생될 수 있는 경로에 지연 버퍼 삽입 방법을 이용하여 제거한다. 매핑 가능 클러스터에 대한 글리치를 제거한 후 전체 매핑 가능 클러스터들에 대한 신호 경로를 분석한다. 분석된... -
통계적 최적화를 위한 확률적 글리치 예측 및 경로 균등화 방법
신호순, 김주호, 이형우, Shin. Ho-Soon, Kim. Ju-Ho, Lee. Hyung-Woo 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 9 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2006, Vol.43 No.8 35-43 (9 pages)
이 논문에서는 공정 변이의 고려를 위한 통계적 시간 분석(statistical timing analysis)에서 전력감소를 고려한 회로의 최적화를 위해 글리치 및 지연시간의 확률적 모델 및 연산을 이용하여 각 경로 및 경로상의 게이트의 민감도(sensitivity)를 계산하고 이를 이용한 사이징(sizing)을 통해 회로의 지연시간의 증가 없이 글리치를 감소하는 방법을 제시한다. 제안된 알고리즘은 통계적 시간 분석에 근거한 회로의 전후방 탐색을 이용하여 공정 변수를 고려한 확률적 글리치 발생률을 예측한다. 또한 글리치 발생률을 고려한 게이트의... -
고속 저전력 D-플립플롭을 이용한 프리스케일러 설계
박경순, 서해준, 윤상일, 조태원, Park. Kyung-Soon, Seo. Hae-Jun, Yoon. Sang-Il, Cho. Tae-Won 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 10 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2005, Vol.42 No.8 43-52 (10 pages)
D-플립플롭의 설계가 중요하다. 기존의 TSPC D-플런플롭은 출력단의 글리치(glitch) 문제와 클럭의 프리차지(precharge)구간에서 내부노드의 불필요한 방전으로 인한 소비전력이 증가하는 단점이 있다. 본 논문에서는 프리차지와 방전을 위한 클럭 트랜지스터 패스를 공유함으로서 클럭 트랜지스터의 수를 감소시켰고, 입력 단에 PMOS 트랜지스터를 추가하여 프리차지 구간동안의 불필요한 방전을 차단함으로서 소비전력을 최소화하였다. 또한 출력 단에 mos 트랜지스터를 추가함으로서 글리치 문제를 제거했고, 안정적인 동작을 하는...
