자료유형
등재정보
발행기관
- 대한전자공학회(4)
- 대한산업공학회(1)
- 대한생리학회(1)
- 대한수의학회(1)
- 대한전기학회(1)
- 한국경영과학회(1)
- 한국인터넷방송통신학회(1)
- 한국전자통신학회(1)
- 한국지능정보시스템학회(1)
- 한국해양정보통신학회(1)
간행물
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. SD, 반도체(2)
- INTERNATIONAL JOURNAL OF MANAGEMENT SCIENCE(1)
- JOURNAL OF ELECTRICAL ENGINEERING & TECHNOLOGY(1)
- JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE(1)
- KOREAN JOURNAL OF VETERINARY RESEARCH(구 대한수의학회지)(1)
- 대한생리학회지(1)
- 산업공학(1)
- 전자공학회논문지. JOURNAL OF THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA. TC, 통신(1)
- 한국 지능정보시스템학회논문지(1)
- 한국인터넷방송통신학회 논문지(1)
- 한국전자통신학회 논문지(1)
- 한국해양정보통신학회논문지(1)
전체 선택해제
총 13건 검색
본문검색 결과만 보기
-
지연고정루프를 이용한 $1{mu}s$ 아래의 위상고정시간을 가지는 Integer-N 방식의 위상고정루프 설계
최혁환, 권태하, Choi. Hyek-Hwan, Kwon. Tae-Ha 한국해양정보통신학회 한국해양정보통신학회논문지 7 Pages
한국해양정보통신학회 한국해양정보통신학회논문지 2009, Vol.13 No.11 2378-2384 (7 pages)
본 논문에서는 $1{mu}s$이하의 아주 짧은 위상고정시간을 가지는 새로운 방식의 위상고정루프(Phase Locked Loop, PLL)를 제안하였다. 지연고정루프(Delay Locked Loop, DLL)를 사용하여 입력 주파수를 체배 시켜 위상 고정 루프가 보다 더 높은 루프 대역폭을 가지도록 하여 위상고정이 짧은 시간에 일어나도록 설계하였다. 제안한 위상고정루프는 기존의 위상고정루프와 지연고정루프, 주파수 체배기로 구성되었으며 전원전압은 1.8V를 사용했다. $0.18{mu}m$ CMOS 공정으로 Hspice를 이용해서 시뮬레이션 했으며 채널 변환 시 위상고정... -
900MHz UHF대역 RFID 응용을 위한 Integer-N PLL주파수 합성기 설계
김신웅, 김영식, Kim. Sin-Woong, Kim. Young-Sik 한국전자통신학회 한국전자통신학회 논문지 6 Pages
한국전자통신학회 한국전자통신학회 논문지 2009, Vol.4 No.4 247-252 (6 pages)
본 논문은 전하펌프와 클록트리거 회로를 사용하는 프리스케일러가 포함된 UHF RFID 응용을 위한 900MHz Integer-N 방식의 주파수 합성기를 소개한다. 쿼드러처 출력이 가능한 전압제어발진기와 프리스케일러, 위상주파수검출기와 전하펌프 및 아날로그 고정 검출기는 0.35-${mu}m$ CMOS 공정으로 설계되었다. 주파수 분주기는 verilog-HDL 모듈을 통해 설계되었으며 mixed-mode 시뮬레이션을 통해 디자인을 검증하였다. 전압제어발진기의 동작 주파수영역은 828MHz에서 960MHz이고 위상이 90도 차이나는 쿼드러처 신호를 출력한다.... -
위상지연을 이용한 Integer-N 방식의 위상.지연고정루프 설계
최영식, 손상우, Choi. Young-Shig, Son. Sang-Woo 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 6 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2010, Vol.47 No.6 51-56 (6 pages)
본 논문에서는 전압제어위상지연단(Voltage Controlled Delay Line : VCDL)을 이용하여 기존의 위상고정루프와 다른 형태의 위상 지연고정루프(Phase Delay Locked Loop)를 제안 하였다. 이 구조는 기존의 위상고정루프의 2차 또는 3차 루프필터(Loop Filter)를 단하나의 커패시터로 구현하여 넓은 면적을 차지하던 루프필터의 면적을 크게 줄여 전체 칩을 $255{mu}m$ $ imes$ $935.5{mu}m$ 크기로 집적하였다. 제안된 회로는 1.8V $0.18{mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하고 회로의 동작을... -
A New Dynamic Auction Mechanism in the Supply Chain: N-Bilateral Optimized Combinatorial Auction (N-BOCA)
최진호, 장용식, 한인구, Choi. Jin-Ho, Chang. Yong-Sik, Han. In-Goo 한국지능정보시스템학회 한국 지능정보시스템학회논문지 23 Pages
한국지능정보시스템학회 한국 지능정보시스템학회논문지 2006, Vol.12 No.1 139-161 (23 pages)
본 논문에서는 새로운 조합경매(combinational auction)모형인 다자간 최적화 경매모형(N-Bilateral Optimized Combinatorial Auction; N-BOCA)을 제시하였다. N-BOCA는 다수의 공급자 및 다수의 구매자간 최적화된 거래를 지원하는 조합경매모형이다. 특히 아키텍처, 거래규약, 거래전략 세가지 관점에서 N-BOCA 시스템을 설계하였다. 경매시장 참여자인 경매자들과 입찰자들은 특정 아키텍처 및 거래규약하에서 최적 거래 대상자 선정을 위한 다양한 전략을 가지게 되며 이러한 거래전략에 따른 유연한 의사결정 모델링 지원을 필요로... -
Zero-one Integer Programming Approach to Determine the Minimum Break Point Set in Multi-loop and Parallel Networks
Moirangthem. Joymala, Dash. Subhransu Sekhar, Ramaswami. Ramas 대한전기학회 Journal of electrical engineering & technology 6 Pages
대한전기학회 Journal of electrical engineering & technology 2012, Vol.7 No.2 151-156 (6 pages)
-
CIM(Combined Integer Mapping)을 이용한 OFDM 송신기의 IFFT 메모리 감소
이재경, 장인걸, 정진균, 이철동, Lee. Jae-Kyung, Jang. In-Gul, Chung. Jin-Gyun, Lee. Chul-Dong 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TC, 통신 7 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TC, 통신 2010, Vol.47 No.10 36-42 (7 pages)
FFT(Fast Fourier Transform)는 IEEE 802.22와 같은 여러 무선표준에서 사용되는 OFDM 시스템의 주요 블록 중 하나이다. FFT의 전력소모 감소, 면적감소, 고속동작을 위해 새로운 FFT 아키텍처 개발, twiddle factor 곱셈을 위한 곱셈기의 수나 면적감소, 제어회로의 단순화 등에 초점을 둔 FFT 프로세서의 구현에 관한 연구가 지속적으로 진행되어왔다. FFT의 입력포인트 수 N이 증가함에 따라 $log_2N$ 개의 각 FFT 스테이지 구현에 사용되는 시프트레지스터(또는, 페모리)가 차지하는 비중이 전체 FFT회로의 70%이상이 되며 이러한... -
n+1 소인수분해 알고리즘
최명복, 이상운, Choi. Myeong-Bok, Lee. Sang-Un 한국인터넷방송통신학회 한국인터넷방송통신학회 논문지 6 Pages
한국인터넷방송통신학회 한국인터넷방송통신학회 논문지 2011, Vol.11 No.2 107-112 (6 pages)
$n=pq$인 합성수 을 크기가 비슷한 p와 q로 소인수분해하는 것은 매우 어려운 문제이다. 대부분의 소인수분해 알고리즘은 $a^2{equiv}b^2$ (mod $n$)인 제곱 합동이 되는 ($a,b$)를 소수의 곱 (인자 기준, factor base, B)으로 찾아 $a^2-b^2=(a-b)(a+b)$ 공식에 의거 유클리드의 최대공약수 공식을 적용하여 $p=GCD(a-b,n)$, $q=GCD(a+b,n)$으로 구한다. 여기서 ($a,b$)를 얼마나 빨리 찾는가에 알고리즘들의 차이가 있으며, B를 결정하는 어려움이 있다. 본 논문은 좀 더 효율적인 알고리즘을 제안한다. 제안된 알고리즘에서는 $n+1$을... -
N개의 다른 도크를 고려한 선박 건조 혼합의 최적화
김연민, Kim. Yearn-Min 대한산업공학회 산업공학 6 Pages
대한산업공학회 산업공학 2009, Vol.22 No.1 38-43 (6 pages)
-
960MHz Quadrature LC VCO를 이용한 CMOS PLL 주파수 합성기 설계
김신웅, 김영식, Kim. Shin-Woong, Kim. Young-Sik 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 7 Pages
대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 2009, Vol.46 No.7 61-67 (7 pages)
무선통신용 쿼드러처(Quadrature) 출력이 가능한 Integer-N방식의 PLL 주파수 합성기를 설계 및 제작하여 측정하였다. Integer-N 방식의 주파수 합성기의 주요 블록인 쿼드러처 전압제어 발진기(Voltage Controeld Oscillator, VCO)와 위상 주파수 검출기(Phase Frequency Detector, PFD), 차지 펌프(Charge Pump, CP)를 설계하고 제작하였다. 전압제어발진기는 우수한 위상노이즈 특성과 저전력 특성을 얻기 위해 LC 공진기를 사용하였으며 전압제어 가변 캐패시터는 P-channel MOSFET의 소스와 드레인 다이오드를 이용하여 설계되었으며...
