- 고밀도 PLA의 자동 Layout System의 구성
- ㆍ 저자명
- 이제현,경종민
- ㆍ 간행물명
- 電子工學會誌
- ㆍ 권/호정보
- 1985년|22권 6호|pp.13-18 (6 pages)
- ㆍ 발행정보
- 대한전자공학회
- ㆍ 파일정보
- 정기간행물| PDF텍스트
- ㆍ 주제분야
- 기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
고밀도 PLA(Programmable Logic Array) layout의 생성, 간소화 및 검증을 자동화한 일련의 유용프로그램을 개발하였다. 이에는 논리 함수로부터 진리표를 만들어 내는 프로그램. 논리 간소화 프로그램 PLA재배열 프로그랭. stick diagram을 그릴 구 있는 화일을 만들어 내는 프로그램, dynamic CMOS PLA의 layout 생성 프로그램, 그리고 bipartite row folded CMOS PLA layout 생성 프로그램이 포함된다. 크기의 최소화는 주로 논리 간소화 프로그램과 bipartlte row folding 프로그램에 의해수행되며, 최대지연시간은 재배열 프로그램에 의해 작아진다. 자동으로 생성된 layout에 대한 정보는 CIF(Caltach Int-ermidate Form)로 저장된다. 각 프로그램은 C언어로 작성되었으며, VAX-l1/750 (UNIX)에서 수행되었다.
A set of utility programs for automatic generation, minimization and verification of high density PLA layout was developed, which includes equation-to-truth table translator, logic minimizer, PLA product term sorter, file generator for plotting stick diagram, dynamic CMOS PLA layout generator and bipartite row folded CMOS PLA layout generator. Size reduction is performed mainly by logic minimizer and bipartite row folder, and the maximal delay is reduced by sorter. The fOe for automatically generated layout is stored in CIF. Each program was written in Clanguage, and was run on VAX-11/750 (UNIX).