- 디지틀 신호처리기의 효율적 설계를 위한 고수준 논리 합성
- ㆍ 저자명
- 김태헌,정주흥,안치득,Kim. Tae-Heon,Jeong. Ju-Heung,An. Chi-Duk
- ㆍ 간행물명
- 전자통신동향분석
- ㆍ 권/호정보
- 1992년|7권 3호|pp.96-107 (12 pages)
- ㆍ 발행정보
- 한국전자통신연구원
- ㆍ 파일정보
- 정기간행물| PDF텍스트
- ㆍ 주제분야
- 기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
본 고에서는 디지틀 신호 처리기의 효율적 설계를 위해 필수적으로 요구되는 고수준 논리 합성 문제를 다룬다. Behavioral representation으로부터 structural representation으로의 변환은 복잡도의 문제로 인해 제한적으로 연구되어 온 분야로서 최근 VHDL의 표준화에 따라 많은 연구가 요구되고 있다. 본 고에서는 기존의 제안된 방법을 중심으로 VHDL과의 관계 그리고 앞으로의 전망 등에 대해 논한다.