기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
온도 및 공정 보상 전류 미러를 이용한 정밀한 전류 레퍼런스
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 온도 및 공정 보상 전류 미러를 이용한 정밀한 전류 레퍼런스
저자명
양병도,Yang. Byung-Do
간행물명
電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체
권/호정보
2009년|46권 8호|pp.79-85 (7 pages)
발행정보
대한전자공학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

본 논문에서는 온도 및 공정 보상 전류 미러(temperature and process compensation current mirror: TPC-CM)를 이용한 정밀 전류 레퍼런스를 제안하였다. 온도 변화에 영향을 받지 않는 기준 전류는 절대 온도에 비례하여 증가하는 PTAT (proportional to absolute temperature) 전류와 온도에 반비례하여 감소하는 CTAT(complementary to absolute temperature) 전류의 합으로 생성된다. 그러나 온도 계수(temperature coefficient)와 기준 전류의 크기는 공정 변화에 크게 영향을 받는다. 이런 공정 변화를 보정하기 위하여, 제안된 TPC-CM에서는 온도 계수와 기준 전류의 크기를 조절하는 두 개의 이진 가중치 전류 미러(binary weighted current mirror)를 이용하였다. 제작된 각 칩마다 PTAT 전류와 CTAT 전류를 측정한 후, 기준 전류의 크기가 온도에 상관없이 일정하도록, TPC-CM의 스위치 코드를 결정하고 그 값을 비휘발성 메모리에 저장한다. 시뮬레이션에서 TPC-CM는 공정변화 영향을 19.7%에 서 0.52%로 줄였다. 제안된 전류 레퍼런스는 3.3V 0.35um CMOS 공정을 이용하여 제작되었으며, 측정된 칩의 기준 전류 변화율은 $20^{circ}$C${sim}$100$^{circ}$C에서 0.42%였다.

기타언어초록

In this paper, an accurate current reference using temperature and process compensation current mirror (TPC-CM) is proposed. The temperature independent reference current is generated by summing a proportional to absolute temperature (PTAT) current and a complementary to absolute temperature (CTAT) current. However, the temperature coefficient and magnitude of the reference current are influenced by the process variation. To calibrate the process variation, the proposed TPC-CM uses two binary weighted current mirrors which control the temperature coefficient and magnitude of the reference current. After the PTAT and CTAT current is measured, the switch codes of the TPC-CM is fixed in order that the magnitude of reference current is independent to temperature. And, the codes are stored in the non-volatile memory. In the simulation, the effect of the process variation is reduced to 0.52% from 19.7% after the calibration using a TPC-CM in chip-by-chip. A current reference chip is fabricated with a 3.3V 0.35um CMOS process. The measured calibrated reference current has 0.42% variation for $20^{circ}$C${sim}$100$^{circ}$C.