학지사 뉴논문

총 240건 검색

본문검색 결과만 보기

정확도순

최신순

등재순

발행기간

전체
최근 1년
최근 3년
직접입력

적용하기

본문검색

포함

제외

10개씩

181.

Electrodeposition 변수에 따른 Sn 도금의 표면 거칠기와 플립칩 접속된 Sn 범프의 접속저항

정부양, 박선희, 김영호, 오태성, Jung. Boo-Yang, Park. Sun-Hee, Kim. Young-Ho, Oh. Tae-Sung 한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 7 Pages

한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 2006, Vol.13 No.4 37-43 (7 pages)

정부양, 박선희, 김영호, 오태성, Jung. Boo-Yang, Park. Sun-Hee, Kim. Young-Ho, Oh. Tae-Sung 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
플립칩 공정에 Sn 범프를 적용하기 위해 도금전류밀도와 전류모드에 따른 Sn 도금막의 표면 거칠기와 경도를 측정하였다. 전류밀도 $5{sim}50;ma/cm^{2}$에서 전기도금한 Sn 도금막은 $2.0{sim}2.4{mu}m$의 표면 거칠기를 나타내었으며, 직류모드보다 펄스모드로 형성한 Sn 도금막에서 표면 거칠기가 감소하였다 할로겐 램프를 사용하여 $300^{circ}C$에서 3초간 유지하는 표면 열처리에 의해 Sn 도금의 표면 거칠기가 $1;{mu}m$ 정도로 현저히 저하되었다. 전류밀도 $5{sim}50mA/cm^{2}$에서 전기도금한 Sn 도금막은 10 Hv의 경도를...
182.

페리퍼럴어레이 플립칩의 온도 분포 특성

조본구, 이택영, 이종원, 김준기, 김강범, Cho. Bon-Goo, Lee. Taek-Yeong, Lee. Jongwon, Kim. Jun-Ki, Kim. Gangbeom 한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 9 Pages

한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 2005, Vol.12 No.3 243-251 (9 pages)

조본구, 이택영, 이종원, 김준기, 김강범, Cho. Bon-Goo, Lee. Taek-Yeong, Lee. Jongwon, Kim. Jun-Ki, Kim. Gangbeom 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
페리퍼럴 어레이 플립칩의 온도 분포를 실측하여 열원의 기하학적 형상, 소자의 크기, 그리고 보호막 개구 크기 변화에 따른 소자의 열 성능을 측정하였다. 열원의 크기가 작고, 플립칩 솔더 범프에서 먼 중앙 열원의 경우가 전 면적 열원에 비해서 소자의 온도가 매우 높았다. 여기에 더해, 보호막 개구의 모양 변화에 의한 접촉 면적의 증가를 통해 소자의 최대 온도를 낮출 수가 있었다. 중앙 열원을 갖고 원형 개구에 2 (watts)의 전력이 가해지는 경우, $3(mm) imes3(mm)$크기 소자의 최대 온도는 약 $110(^{circ}C)$이고, 이에 반해...
183.

$75{mu}m$ Cu via가 형성된 3D 스택 패키지용 interconnection 공정 및 접합부의 전기적 특성

이광용, 오택수, 원혜진, 이재호, 오태성, Lee. Kwang-Yong, Oh. Teck-Su, Won. Hye-Jin, Lee. Jae-Ho, Oh. Tae-Sung 한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 9 Pages

한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 2005, Vol.12 No.2 111-119 (9 pages)

이광용, 오택수, 원혜진, 이재호, 오태성, Lee. Kwang-Yong, Oh. Teck-Su, Won. Hye-Jin, Lee. Jae-Ho, Oh. Tae-Sung 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
직경 $75{mu}m$ 높이 $90{mu}m$및 $150{mu}m$ 피치의 Cu via를 통한 삼차원 배선구조를 갖는 스택 시편을 deep RIE를 이용한 via hole 형성공정 , 펄스-역펄스 전기도금법에 의한 Cu via filling 공정, CMP를 이용한 Si thinning 공정, photholithography, 금속박막 스퍼터링, 전기도금법에 의한 Cu/Sn 범프 형성공정 및 플립칩 공정을 이용하여 제작하였다. Cu via를 갖는 daisy chain 시편에서 측정한 접속범프 개수에 따른 daisy chain의 저항 그래프의 기울기로부터 Cu/Sn 범프 접속저항과 Cu via 저항을 구하는 것이 가능하였다....
184.

플립칩 본딩된 Sn-3.5Ag-0.5Cu 솔더범프의 electromigration 거동

최재훈, 전성우, 원혜진, 정부양, 오태성, Choi. Jae-Hoon, Jun. Sung-Woo, Won. Hae-Jin, Jung. Boo-Yang, Oh. Tae-Sung 한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 6 Pages

한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 2004, Vol.11 No.4 43-48 (6 pages)

최재훈, 전성우, 원혜진, 정부양, 오태성, Choi. Jae-Hoon, Jun. Sung-Woo, Won. Hae-Jin, Jung. Boo-Yang, Oh. Tae-Sung 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
상부 칩과 하부 기판이 모두 Si으로 구성되어 있는 플립칩 패키지 시편을 제조하여 $130{~}160^{circ}C$의 온도 범위에서 $3{~}4{ imes}10^4 A/cm^2$의 전류밀도를 가하여 주면서 플립칩 본딩된 Sn-3.5Ag-0.5Cu 솔더범프의 electromigration 거동을 분석하였다. Sn-3.5Ag-0.5Cu 솔더범프의 cathode로부터 anode로의 electromigration에 의해 Cu UBM이 완전히 소모되어 cathode부위에서 void가 형성됨으로써 파괴가 발생하였다. Sn-3.5Ag-0.5Cu 솔더범프의 electromigration에 대한 활성화 에너지는 $3{ imes}10^4 A/cm^2$의...
185.

플립칩 패키지내 Sn-3.5Ag 솔더범프의 electromigration

이서원, 오태성 한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 6 Pages

한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 2003, Vol.10 No.4 81-86 (6 pages)

이서원, 오태성 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
상부 칩과 하부 기판이 모두 Si으로 구성되어 있는 플립칩 패키지 시편을 제조하여 Sn-3.5Ag 솔더범프의 electromigration 거동을 분석하였다. Sn-3.5Ag 솔더범프의 electromigration 테스트 초기부터 파단이 일어나기 직전까지는 플립칩 시편의 저항이 거의 변하지 않았으나, 파단이 발생하는 순간 저항값이 크게 증가하였다. 전류밀도 $3 imes 10^4$∼$4 imes 10^4$A/$ extrm{cm}^2$에서 Sn-3.5Ag 솔더범프의 electromigration에 대한 활성화 에너지는 ∼0.7 eV로 분석되었다. Sn-3.5Ag 솔더범프의 cathode 부위의 솔더/UBM 계면에서...
186.

고집적 플립 칩용 극미세 58Bi-42Sn 솔더 범프와 Au/Ni/Ti UBM의 계면 반응

강운병, 정윤, 김영호 한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 7 Pages

한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 2003, Vol.10 No.2 61-67 (7 pages)

강운병, 정윤, 김영호 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
고집적 플립 칩 기술을 위한 $50{mu}m$ 직경의 극미세 58Bi-42Sn 솔더 범프와 Au/Ni/Ti UBM의 계면 반응에 따른 금속간 화합물을 분석하였다. 증발증착법과 lift-off 방법으로 극미세 Bi-Sn 솔더 범프를 형성하고 급속열처리 장비를 이용하여 리플로 공정을 실시하였다. 리플로 공정에서의 냉각속도를 변화시키면서 제작한 솔더 범프의 표면과 단면을 주사전자현미경으로 관찰하였다 $Au(0.1{mu}m)$/Ni/Ti UBM 위의 극미세 58Bi-42Sn 솔더 범프의 표면과 내부에서 facet 특성을 갖는 다각형의 금속간 화합물들이 다수 관찰되었다....
187.

RF 응용을 위한 플립칩 기술

이영민 한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 11 Pages

한국마이크로전자및패키징학회 마이크로전자 및 패키징 학회지 1999, Vol.6 No.4 61-71 (11 pages)

이영민 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
제시하였다. RF flip chip의 기술동향을 요약하면, 1) RF chip배선은 microstrip 대신에 CPW 구조을 선택하며, 2) wafer back-side grinding을 하지 않아서 제조공정이 단순하고 wafer 파손이 적어 제조비용을 낮출 수 있고, 3) wire bonding 패키징에 비해 전기적인 특성이 우수하고 고집적의 송수신 모듈개발에 적합하다는 것이다. 그러나, CPW 배선구조의 RF flip chip 특성에 대한 충분한 연구가 필요하며 RF flip chip의 초기 개발 단계에서 flip chip interconnection 방법으로는 Au stud bump bonding이 적합할 것으로 제안한다.
188.

긴구배수로 감세공의 Filp Bucket형 이용연구

김영배 한국농공학회 한국농공학회지 12 Pages

한국농공학회 한국농공학회지 1971, Vol.13 No.1 2206-2217 (12 pages)

김영배 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
같다. 1. Flip Bucket의 수리특성(水理特性)과 일반적(一般的) 적용조건(適用條件) Flip Bucket는 일반적(一般的)으로 다음과 같은 조건(條件)을 갖일 때에 채용(採用)할 수 있다. 가. 하류하천(下流河川)의 수위(水位)가 얕어서 도수형(跳水型) 감세공법(減勢工法)을 이용(利用)하며는 막대(莫大)한 공사비(工事費)를 요(要)하게 될 때 나. 하류하천(下流河川)의 하상(河床)이 안정(安定)할 수 있는 양질(良質)의 암반(岩盤)일 경우 다. 하류하천(下流河川)은 여수토(餘水吐) 방수로(放水路)의 중심선(中心線)에 연(沿)하여 적어도...
189.

고무의 기초 연구로써 표면에 위치한 고분자 시스템 거동에 관한 수치모사 연구

김명렬, 박영훈, Kim. Myung-Yul, Park. Yung-Hoon 한국고무학회 엘라스토머 9 Pages

한국고무학회 엘라스토머 2000, Vol.35 No.1 29-37 (9 pages)

김명렬, 박영훈, Kim. Myung-Yul, Park. Yung-Hoon 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
다른 사슬 길이를 가진 고분자의 거동에 대한 결과를 보여 주었다. 입방 격자시뮬레이션은 reptation과 crankshaft bond flip 이동의 조합에 따른 방법으로 유도되었다. 10개의 구슬로 엮어진 544개의 짧은 사슬과 160개의 구슬로 엮어진 136개의 긴 사슬로 구성된 전체 680개의 사슬은 20개의 격자 충에 투입되었다. 공유결합으로 연결된 구슬사이의 energetic 상호인력은 없고 반면에 모든 다른 이웃들은 truncated 6-12 Lennard-Jones 포텐셜로서 상호작용하고 있다고 가정하였다. 수치모사 결과의 분석으로부터 순수한 entropic 효과...
190.

영상 특징 추출을 위한 내장형 FAST 하드웨어 가속기

김택규, Kim. Taek-Kyu 대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SP, 신호처리 7 Pages

대한전자공학회 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SP, 신호처리 2012, Vol.49 No.2 28-34 (7 pages)

김택규, Kim. Taek-Kyu 저

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
- 무료
Rosten의 Feature from Accelerated Segment Test 알고리즘과 디지털 로직으로 구현한 하드웨어 가속기의 구조와 동작 절차에 대해 기술하였다. 설계한 하드웨어 가속기는 ModelSim을 이용해 동작 및 성능을 검증하였고, Xilinx Vertex IV FPGA 기반으로 로직을 합성해 구현 비용을 계산하였다. 제안한 하드웨어 가속기를 구현하기 위해 2,217개의 Flip Flop, 5,034개의 LUT, 2,833개의 Slice, 그리고 18개의 Block RAM을 사용하였으며, $640{ imes}480$ 크기의 영상으로부터 954개의 특징을 추출하는데 3.06 ms의 시간이 소요되어 기존의...

한주간 이슈검색어